Σχεδίαση και υλοποίηση πυρήνα επεξεργαστή με διοχέτευση διπλής εντολής χωρίς ανάγκη πρόβλεψης διακλαδώσεων
Design and implementation of a processor core with a double-instruction pipeline and no need of branch prediction
![Thumbnail](/xmlui/bitstream/handle/11615/54292/21719.pdf.jpg?sequence=3&isAllowed=y)
Προβολή/ Άνοιγμα
Συγγραφέας
Μόσχος, Κωνσταντίνος Α.Όνομα μέλους επιτροπής
Αντωνόπουλος, Χρήστος Δ.
Δημητρίου, Γεώργιος
Όνομα Επιβλέποντος
Μπέλλας, Νικόλαος
Ημερομηνία
2020Γλώσσα
el
Λέξη-κλειδί
Πρόσβαση
ελεύθερη
Ακαδημαϊκός Εκδότης
Πανεπιστήμιο Θεσσαλίας. Πολυτεχνική Σχολή. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών.