Σχεδίαση και υλοποίηση πυρήνα επεξεργαστή με διοχέτευση διπλής εντολής χωρίς ανάγκη πρόβλεψης διακλαδώσεων
Design and implementation of a processor core with a double-instruction pipeline and no need of branch prediction
Mostra/ Apri
Autore
Μόσχος, Κωνσταντίνος Α.Committee member
Αντωνόπουλος, Χρήστος Δ.
Δημητρίου, Γεώργιος
Supervisor name
Μπέλλας, Νικόλαος
Data
2020Language
el
Soggetto
Access
free
Academic publisher
Πανεπιστήμιο Θεσσαλίας. Πολυτεχνική Σχολή. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών.