Zur Kurzanzeige

Low power hardware architecture for Bayesian Neural Networks

dc.contributor.advisorΜπέλλας, Νικόλαοςel
dc.creatorΧατζημιχαήλ, Αντώνιος-Κύριλλος Δ.el
dc.date.accessioned2022-11-18T11:17:20Z
dc.date.available2022-11-18T11:17:20Z
dc.date.issued2022
dc.identifier.other26034
dc.identifier.urihttp://hdl.handle.net/11615/60428
dc.language.isoenen
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internationalen
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/en
dc.subject.otherΝευρωνικά δίκτυαel
dc.subject.otherΗλεκτρονικοί υπολογιστές -- Δίκτυαel
dc.subject.otherΗλεκτρονικοί υπολογιστές -- Επεξεργασία δεδομένωνel
dc.titleΑρχιτεκτονική υλικού χαμηλής ισχύος για νευρωνικά δίκτυα Bayesel
dc.titleLow power hardware architecture for Bayesian Neural Networksen
dc.typebachelorThesisen
heal.recordProviderΠανεπιστήμιο Θεσσαλίας - Βιβλιοθήκη και Κέντρο Πληροφόρησηςel
heal.academicPublisherΠανεπιστήμιο Θεσσαλίας. Πολυτεχνική Σχολή. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών.el
heal.academicPublisherIDuthen
heal.fullTextAvailabilityTRUEen
dc.rights.accessRightsfreeen
dc.contributor.committeeMemberΑντωνόπουλος, Χρήστοςel
dc.contributor.committeeMemberMassoud, Yehiaen


Dateien zu dieser Ressource

Thumbnail

Das Dokument erscheint in:

Zur Kurzanzeige

Attribution-NonCommercial-NoDerivatives 4.0 International
Solange nicht anders angezeigt, wird die Lizenz wie folgt beschrieben: Attribution-NonCommercial-NoDerivatives 4.0 International