Βελτιστοποίηση μεγέθους πυλών υπό προδιαγραφές καθυστέρησης και κατανάλωσης ισχύος με μεθόδους κυρτού προγραμματισμού
Gate sizing optimization under specifications of delay and power consuption via convex programming
Ver/
Supervisor name
Ευμορφόπουλος, Νέστορας
Fecha
2014Language
el
en
Materia
Access
free
Academic publisher
Πανεπιστήμιο Θεσσαλίας. Πολυτεχνική Σχολή. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών.
Colecciones
Excepto si se señala otra cosa, la licencia del ítem se describe como Attribution-NonCommercial-NoDerivatives 4.0 International