

ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΙΑΣ

**Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών
Τηλεπικοινωνιών και Δικτύων**

**ΕΡΓΑΛΕΙΑ CAD ΓΙΑ ΥΠΟΛΟΓΙΣΜΟ
ΙΣΧΥΟΣ ΚΑΙ ΑΞΙΟΠΙΣΤΙΑΣ
ΚΥΚΛΩΜΑΤΩΝ VLSI**

ΔΙΔΑΚΤΟΡΙΚΗ ΔΙΑΤΡΙΒΗ

ΜΠΟΥΝΤΑΣ ΔΗΜΗΤΡΙΟΣ

ΒΟΛΟΣ 2009

Περιεχόμενα

<u>Περιεχόμενα</u>2
<u>ΕΙΣΑΓΩΓΗ</u>6
<u>Εκτίμηση κατανάλωσης δυναμικής ισχύος ψηφιακών κυκλωμάτων</u>7
<u>1.1 Ανάλυση και ορισμοί</u>7
<u>1.2. Μέθοδοι εκτίμησης της κατανάλωσης ενέργειας σε χαμηλό επίπεδο</u>9
<u>1.2.1. Κατανάλωση ισχύος σε στοιχεία μανταλωτών (flip-flops)</u>12
<u>1.2.2 Κατανάλωση ισχύος συνδυαστικού κυκλώματος</u>16
<u>1.3. Μέθοδοι εκτίμησης της κατανάλωσης ενέργειας σε υψηλό επίπεδο</u>25
<u>1.4. Σύνοψη</u>26
<u>2.4. Επανασχεδιασμός κυκλώματος για ελαχιστοποίηση κατανάλωσης κάτω από χρονικούς περιορισμούς</u>32
<u>2.4.1 Παράδειγμα τροποποίησης λογικής δομής</u>33
<u>2.5 Τοπική αναδόμηση τοπολογίας</u>35
<u>2.5.1. Χαρακτηρισμός για στατική ενέργεια και καθυστέρηση</u>37
<u>2.5.2. Καθορισμός τοπολογίας</u>37
<u>2.5.3. Εξαγωγή λογικής συνάρτησης και ελαχιστοποίηση</u>39
<u>2.5.4 Εξαγωγή ισοδύναμων τοπολογιών</u>41
<u>2.5.5 Μείωση αριθμού εισόδων των πυλών</u>42
<u>2.5.6 Χρονική ανάλυση τοπολογιών</u>44
<u>2.5.7 Εύρεση ιδανικών μεγεθών πυλών</u>46
<u>2.5.8 Υπολογισμός στατικής κατανάλωσης</u>48
<u>2.5.9 Αντικατάσταση τοπολογίας</u>49
<u>2.5.10. Αποτελέσματα</u>50
<u>Προσομοιωτές Ψηφιακών κυκλωμάτων</u>52
<u>3.1. Προσομοιωτές πρώτης γενιάς – SPICE</u>52
<u>3.2. Προσομοιωτές δεύτερης γενιάς – Fast-SPICE</u>53
<u>3.2.1. Πλεονεκτήματα</u>54
<u>3.2.2. Μειονεκτήματα</u>54
<u>3.2.3. Βασικες Ιδιότητες</u>55
<u>3.2.4. Εμπορικές εφαρμογές Fast-SPICE</u>56
<u>3.3. Προσομοιωτές τρίτης γενιάς – hierarchical simulation :</u>57
<u>3.3.1. Flow Problems</u>57
<u>3.3.2 Πλεονεκτήματα</u>58

<u>3.3.5. Εμπορικές εφαρμογές Hierarchical Simulation.....</u>	<u>61</u>
<u>Προσομοίωση ψηφιακών κυκλωμάτων με χρήση βιβλιοθήκης προχαρακτηρισμένων μεταβάσεων.....</u>	<u>62</u>
<u>4.1. Εισαγωγή.....</u>	<u>62</u>
<u>4.2. Προσομοίωση με χρήση προχαρακτηρισμένων μεταβάσεων.....</u>	<u>63</u>
<u>4.3. Τα νέα αποτελέσματα.....</u>	<u>64</u>
<u>4.3.1 Βιβλιοθήκη μεταβάσεων.....</u>	<u>65</u>
<u>4.3.2 Κατασκευή Βιβλιοθήκης Μεταβάσεων.....</u>	<u>74</u>
<u>4.3.3 Διαδικασία Προσομοίωσης Κυκλώματος.....</u>	<u>82</u>
<u>4.3.4 Διαδικασία προσομοίωσης.....</u>	<u>85</u>
<u>Μελέτη δικτύου διανομής ισχύος.....</u>	<u>96</u>
<u>5.1. Εισαγωγή.....</u>	<u>96</u>
<u>5.2.1. Κατηγορίες μεθοδολογιών.....</u>	<u>101</u>
<u>5.4.1. Αποτελέσματα.....</u>	<u>107</u>
<u>5.4.2. Χρόνος εκτέλεσης.....</u>	<u>109</u>
<u>Αξιοπιστία κυκλωμάτων-Εκτίμηση sort error rate.....</u>	<u>112</u>
<u>6.1. Εισαγωγή.....</u>	<u>112</u>
<u>6.2. Κρίσιμο φορτίο.....</u>	<u>113</u>
<u>6.3. Αίτια δημιουργίας soft errors.....</u>	<u>113</u>
<u>6.4. Εκτίμηση Soft Error Rate.....</u>	<u>114</u>
<u>6.5. Ανάλυση Soft Error.....</u>	<u>116</u>
<u>6.5.1 Electrical Modeling.....</u>	<u>117</u>
<u>6.5.2 SER : Διάδοση και Electrical/Logic/Timing Masking.....</u>	<u>118</u>
<u>6.6. Αποτελέσματα.....</u>	<u>121</u>
<u>Αναφορές.....</u>	<u>123</u>

Πίνακας εικόνων

Εικόνα 1:Οι εναλλακτικές μέθοδοι εκτίμησης της ενέργειας.....	11
Εικόνα 2:Ένα συνδυαστικό κύκλωμα ενσωματωμένο σε μια ακολουθιακή σχεδίαση.....	12
Εικόνα 3:Εναλλακτικές υλοποιήσεις μιας πύλης OR.....	33
Εικόνα 4: Μεγέθη τρανζίστορ για τις 2 υλοποιήσεις.....	34
Εικόνα 5: Διάγραμμα διαδικασίας.....	36
Εικόνα 6: Πίνακας στατικού ρεύματος.....	37
Εικόνα 7: Εύρεση ορίων της τοπολογίας.....	38
Εικόνα 8: Πρόβλημα εξωτερικής συνδεσιμότητας.....	39
Εικόνα 9:Εξαγωγή συνάρτησης υπο-κυκλώματος.....	40
Εικόνα 10:Εξαγωγή ισοδύναμων τοπολογιών.....	42
Εικόνα 11:Διάσπαση πύλης πολλών εισόδων.....	43
Εικόνα 12:Διάσπαση πύλης με εύνοια κρίσιμου τρήματος.....	44
Εικόνα 13:Διαμόρφωση μεγεθών τοπολογίας.....	48
Εικόνα 14: Υπολογισμός παραμέτρων κυκλώματος με	53
Εικόνα 15:Χρόνος προσομοίωσης σε σχέση με	59
Εικόνα 16:Ιεραρχική Ανάλυση.....	61
Εικόνα 17:Δεδομένα προχαρακτηρισμού ενός αντιστροφέα.....	69
Εικόνα 18:Same transitions over two identical nand2 gateswith transistor's width ratio 2. i) Voltage waveforms are the same ii)Current waveform of the two nand2 cells (a), (b).....	73
Εικόνα 19:Κύκλωμα εξομάλυνσης εισόδου.....	77
Εικόνα 20:Κύκλωμα εξομοίωσης χωρητικότητας.....	79
Εικόνα 21:Transiotion Library Creation.....	81
Εικόνα 22:Διαδικασία προσομοίωσης με μεταφορά και.....	86
Εικόνα 23:Διαδικασία προσομοίωσης κελιού.....	88
Εικόνα 24:Παράδειγμα glitch σε μια πύλη nand2.....	89
Εικόνα 25:Μοντελοποίηση electrical masking.....	91
Εικόνα 26: Αντιπαράθεση αποτελεσμάτων για	93
Εικόνα 27:Αντιπαράθεση αποτελεσμάτων για το.....	93
Εικόνα 28:Αντιπαράθεση αποτελεσμάτων για.....	94

Εικόνα 29:Αντιπαράθεση αποτελεσμάτων για.....	94
Εικόνα 30: Απόκλιση κυματομορφών ρευμάτων μεταξύ θεώρησης	100
Εικόνα 31: Πραγματική πτώση τάσης σε κόμβο.....	101
Εικόνα 32:UltraSIM and UPS cosimulation.....	103
Εικόνα 33:Ανάλυση πτώσης τάσης από το PrimeRail της Synopsys.....	105
Εικόνα 34:Διάγραμμα επαναληπτικής μεθόδου.....	106
Εικόνα 35:Κυματομορφή Tap Current.	107
Εικόνα 36:Κοιματομορφή τάσης τροφοδοσίας.	108
Εικόνα 37: Αποτελέσματα μεθόδου σύγκλισης για τάση τροφοδοσίας ως προς την πραγματικότητα.....	108
Εικόνα 38: Αποτελέσματα μεθόδου σύγκλισης για tap current ως προς την πραγματικότητα.....	109
Εικόνα 39:Logic Masking.....	115
Εικόνα 40: Μοντελοποίηση pdf.....	119

Λίστα πινάκων

Πίνακας 1:Στατική ενέργεια των διαφορετικών υλοποιήσεων.....	34
Πίνακας 2: Συγκριτικά αποτελέσματα με τον Design Compiler.....	51
Πίνακας 3:Αριθμός περιπτώσεων ανά παράμετρο προχαρακτηρισμού.....	76
Πίνακας 4: Πλάτος εξαγόμενου παλμού.....	91
Πίνακας 5: Αντιπαράθεση χρόνων εκτέλεσης με το HSPICE.....	95
Πίνακας 6: Πλάτος παλμού.....	119
Πίνακας 7:Πιθανότητα λάθους μέσω timing masking.....	121
Πίνακας 8:Χρόνοι εκτέλεσης για τα κυκλώματα αναφοράς ISCAS 85/89....	122

ΕΙΣΑΓΩΓΗ

Οι περισσότερες ερευνητικές και βιομηχανικές προσπάθειες στον τομέα των ψηφιακών ηλεκτρονικών είχαν συγκεντρωθεί στην προσπάθεια αύξησης της ταχύτητα και της πολυπλοκότητας των ολοκληρωμένων κυκλωμάτων. Η προσπάθεια αυτή οδήγησε σε μια πανίσχυρη αλλά δαπανηρή ενεργειακά σχεδιαστική τεχνολογία η οποία άλλωστε άνοιξε τον δρόμο για την κατασκευή και ανάπτυξη των προσωπικών υπολογιστών, των υπολογιστών με δυνατότητες απεικόνισης σύνθετων γραφικών και φυσικά υπολογιστικών συστημάτων πολυμέσων όπως η αναγνώριση φωνής και το video σε πραγματικό χρόνο. Η προσοχή επικεντρώνονταν στην ταχύτητα και το μέγεθος του ολοκληρωμένου κυκλώματος, και η κατανάλωση ισχύος παραμελούνταν.

Η κατάσταση αυτή όμως τα τελευταία χρόνια έχει αλλάξει. Η κατανάλωση ισχύος ενός ολοκληρωμένου κυκλώματος αγγίζει τα όρια των δυνατοτήτων που προσφέρουν οι τεχνολογίες. Το αποτέλεσμα είναι να μειώνεται η αξιοπιστία της συσκευής και να περιορίζεται η ταχύτητα λειτουργίας και πιθανός και οι εφαρμογές του ολοκληρωμένου. Η αντιμετώπιση των προβλημάτων κατανάλωσης ισχύος γρήγορα και αποτελεσματικά γίνεται ένα από τα πιο απαιτητικά θέματα στον σχεδιασμό ψηφιακών ηλεκτρονικών συστημάτων. Η αυξανόμενη ζήτηση φορητών συσκευών στις τεχνολογικές περιοχές των τηλεπικοινωνιακών, υπολογιστικών και εμπορικών ηλεκτρονικών συστημάτων εκτείνει το πρόβλημα παροχής ισχύος και απαγωγής θερμότητας λόγω των αυστηρών και χαμηλών ορίων που τίθενται σε αυτές. Οι βελτιώσεις στις τεχνολογίες των μπαταριών εξισορροπούνται συνήθως από την πολυπλοκότητα και τις υψηλές απαιτήσεις σε απόδοση των σύγχρονων εφαρμογών.

Η περιοχή του υπολογισμού και μείωσης της κατανάλωσης ισχύος αποδεικνύεται σε ένα δυναμικό πεδίο τόσο για έρευνα όσο και για πρακτικές εφαρμογές με σαφή δυνατότητες ραγδαίας περαιτέρω ανάπτυξης.

Κεφάλαιο 1

Εκτίμηση κατανάλωσης δυναμικής ισχύος ψηφιακών κυκλωμάτων.

1.1 Ανάλυση και ορισμοί

Λέγοντας εκτίμηση κατανάλωσης δυναμικής ισχύος οι σχεδιαστές συνήθως αναφέρονται στον υπολογισμό της μέσης κατανάλωσης ισχύος του κυκλώματος κατά την διάρκεια της λειτουργίας του. Άλλες παράμετροι της κατανάλωσης ισχύος που οι σχεδιαστές προσπαθούν να εκτιμήσουν είναι το χειρότερο στιγμιαίο ρεύμα που τραβάει ένα κύκλωμα και το οποίο έχει να κάνει με την πτώση τάσης που παρατηρείται στους αγωγούς τροφοδοσίας [4-6,10]. Ένα άλλο πρόβλημα προς επίλυση είναι η εκτίμηση ενός άνω ορίου για την καταναλωμένη μέση ισχύς του κυκλώματος, χωρίς αυτός ο περιορισμός όμως να ισχύει και για την στιγμιαία ισχύ[20]. Κάθε μια από αυτές τις παραμέτρους επηρεάζει σε διαφορετικό επίπεδο τον τρόπο λειτουργίας και την απόδοση του κυκλώματος. Από την αυτονομία και την ταχύτητα, μέχρι την αξιοπιστία και τον χρόνο ζωής του κυκλώματος. Ανάλογα με τις απαιτήσεις και τις προδιαγραφές που έχουν τεθεί πριν τον σχεδιασμό, ο σχεδιαστής θα κρίνει που και πόσο θα δώσει βαρύτητα.

Για κάθε μια από αυτές τις παραμέτρους έχουν αναπτυχθεί τεχνικές για την εκτίμηση τους. Η πιο απλή μέθοδος εκτίμησης την ενέργειας που καταναλώνει το κύκλωμα είναι μέσω της απευθείας προσομοίωσης του από ένα κατάλληλο εργαλείο. Με αυτή την μέθοδο εξάγονται οι τάσεις των κόμβων και οι τιμές των ρευμάτων του κυκλώματος που είναι αρκετή πληροφορία για την εκτίμηση όλων σχεδόν των παραπάνω παραμέτρων[11,12]. Ωστόσο επειδή αυτές οι τεχνικές βασίζονται σε προσομοιώσεις του κυκλώματος είναι υπερβολικά απαιτητικές σε χρόνο εκτέλεσης. Προκειμένου να μειωθεί σε αποδεκτά επίπεδα ο χρόνος που απαιτείται έχουν αναπτυχθεί αρκετές εναλλακτικές τεχνικές προσομοίωσης σε όλα σχεδόν τα ιεραρχικά επίπεδα (RTL-level , gate - level , switch - level , circuit - level)[13-18,46-50]. Η προσομοίωση γίνεται βασιζόμενη συνήθως σε έναν αρχικό πίνακα εισόδων ο οποίος είτε είναι καθορισμένος από τον σχεδιαστή και προσαρμοσμένο στις συνήθης συνθήκες λειτουργίας του κυκλώματος είτε έχει εξαχθεί τυχαία και καλύπτει ένα ευρύ φάσμα πιθανών εισόδων. Σχεδόν η πλειοψηφία αυτών των τεχνικών θεωρούν ότι η τάσεις τροφοδοσίας και γείωσης που βλέπουν τα κελιά κατά την διάρκεια της προσομοίωσης είναι σταθερές.

Οι τεχνικές υπολογισμού κατανάλωσης μέσω προσομοίωσης είναι πολύ αποδοτικές, παρόλα αυτά δεν θεωρούνται πρακτικές λόγω του

γεγονότος ότι η τιμή που υπολογίζουν εξαρτάτε άμεσα από την επιλογή του πίνακα εισόδων που χρησιμοποιούν για τις προσομοιώσεις. Αυτό βέβαια δεν είναι τόσο πρόβλημα της μεθόδου υπολογισμού άλλα οφείλεται στο γεγονός ότι η κατανάλωση ενός κυκλώματος εξαρτάτε από τις εισόδους του. Χρειάζεται ένα σχετικά μεγάλο δείγμα προσομοιώσεων για να επιτευχθεί ένα καλό ποσοστό ακρίβειας. Τα βασικά στοιχεία του κυκλώματος (κελιά-πύλες) τραβάνε το περισσότερο ρεύμα κατά την μετάβαση του από μια κατάσταση σε μια άλλη και σε πιο μικρό βαθμό όταν βρίσκονται σε μια σταθερή κατάσταση (leakage power). Με μια πιο ειδική προσέγγιση η κατανάλωση ενέργειας του κυκλώματος εξαρτάτε από το switching activity των κόμβων του το οποίο ισούται με τον αριθμό των μεταβάσεων από μια λογική κατάσταση σε μια άλλη. Αυτή η παράμετρος όμως δεν είναι δεδομένη για ένα κύκλωμα αλλά καθορίζεται κάθε φορά από τις εισόδους που αυτό δέχεται καθώς υπάρχει άμεση εξάρτηση της λογικής συμπεριφοράς του από αυτές.

Η εξάρτηση της κατανάλωσης από τις εισόδους αποτελεί έναν ιδιαίτερα περιοριστικό παράγοντα. Συχνά υπάρχει η ανάγκη να γίνει εκτίμηση της κατανάλωσης ενός μέρους του κυκλώματος χωρίς το υπόλοιπο κύκλωμα να είναι υλοποιημένο ή ακόμα και να μην έχει καν προσδιοριστεί η συμπεριφορά του. Σε τέτοιες περιπτώσεις είναι πολύ λίγες οι πληροφορίες που μπορούμε να εξάγουμε για τις εισόδους αυτού του υποκυκλώματος που θέλουμε να προσομοιώσουμε. Επίσης σε περιπτώσεις επεξεργαστών είναι δύσκολο να προσδιοριστεί ένα σύνολο εισόδων που να καλύπτει την συμπεριφορά του κυκλώματος καθώς είναι τεράστιος ο αριθμός πιθανών συνδυασμών καταστάσεων και εισόδων που μπορεί να βρεθεί το κύκλωμα.

Για την αντιμετώπιση αυτού του προβλήματος έχει αναπτυχθεί μια κατηγορία μεθοδολογιών εκτίμησης ενέργειας βασιζόμενες σε θεωρία πιθανοτήτων ως ένας έμμεσος τρόπος περιγραφής του τεράστιου αριθμού καταστάσεων που μπορεί να βρεθεί το κύκλωμα και αξιολόγησης της επιρροής που θα έχει κάθε κόμβος στην συνολική κατανάλωση. Το μεγάλο πλεονέκτημα αυτής της κατηγορίας είναι ότι όσων αφορά σε απαιτούμενη πληροφορία για τις εισόδους χρειάζεται ένα μοντέλο που να περιγράφει την συμπεριφορά τους με την μορφή πιθανότητας μεταβάσεων ή μέσης συχνότητας. Ακόμα και αν υπάρχουν διαθέσιμα δείγματα εισόδων το μόνο που χρειάζεται είναι να εξαχθούν από αυτά τα δεδομένα η αντίστοιχη πιθανότητα ή συχνότητα, κάτι που μπορεί να γίνει εύκολα.

Οι τεχνικές εκτίμησης ενέργειας διαχωρίζονται σε δυο κατηγορίες ανάλογα με το αν βασίζονται σε πιθανότητες (πιθανοθεωρητικές ή probabilistic) ή αν βασίζονται σε στατιστική (στατιστικές ή statistical). Η πρώτη κατηγορία αναφέρεται σε ένα σύνολο αλγορίθμων οι οποίοι αναλύουν βάση πιθανοτήτων την λογική συμπεριφορά των κόμβων του κυκλώματος. Η ανάλυση αυτού του είδους θυμίζει προσομοίωση, μόνο που αντί να γίνεται διάδοση λογικών τιμών γίνεται διάδοση ενός πιο περίπλοκου πιθανό-

κεντρικού μοντέλου. Μια τέτοια προσομοίωση απαιτεί ειδική προσαρμογή των χαρακτηριστικών των διαφόρων στοιχείων του κυκλώματος (πύλες-κελιά) ώστε να μπορούν να υποστηρίξουν αυτό το μοντέλο. Αντίθετα η δεύτερη κατηγορία δεν απαιτεί κάποιο ειδικά τροποποιημένο μοντέλο αλλά προσομοιώνει το κύκλωμα με τις ήδη υπάρχουσες μεθόδους προσομοίωσης, για έναν μεγάλο αριθμό τυχαία επιλεγμένων εισόδων και μετρώντας την κατανάλωση ανά προσομοίωση. Οι επιλογή των τιμών των εισόδων συνήθως γίνεται με την καθοδήγηση ενός μοντέλου πιθανοτήτων που παρέχει ο σχεδιαστής. Αυτές οι τεχνικές βασίζονται σε ένα σύνολο στατιστικών υπολογισμών που γίνονται με βάση τα αποτελέσματα από τις προσομοιώσεις (Monte Carlo προσέγγιση). Ο αριθμός των προσομοιώσεων σε αυτήν την περίπτωση καθορίζεται από τον χρήστη ανάλογα με την ακρίβεια των αποτελεσμάτων που επιθυμεί να επιτύχει.


Ένας άλλος τρόπος διαχωρισμού των μεθοδολογιών υπολογισμού κατανάλωσης ενέργειας είναι βάση του επιπέδου σχεδίασης στο οποίο δραστηριοποιούνται. Έτσι έχουμε εκείνες τις μεθόδους που λειτουργούν σε χαμηλό επίπεδο πυλών (gate-level) ή ακόμα και σε επίπεδο τρανζίστορ (transistor-level) ενώ οι υπόλοιπες λειτουργούν σε πιο υψηλά επίπεδα σχεδίασης. Οι διαφορές είναι σημαντικές καθώς στην πρώτη έχουμε να αναλύσουμε ένα κύκλωμα με μια συγκεκριμένη δομή ενώ στην δεύτερη δεν ισχύει κάτι τέτοιο αλλά αντιθέτως δουλεύουμε με “μαύρα κουτιά”.

1.2. Μέθοδοι εκτίμησης της κατανάλωσης ενέργειας σε χαμηλό επίπεδο

Σε αυτή την κατηγορία ανήκουν τα εργαλεία που αναλύουν το κύκλωμα σε επίπεδο συνήθως πυλών αλλά μπορεί επίσης και σε επίπεδο κελιών ή τρανζίστορ. Για να μπορέσουν να αντεπεξέλθουν στις απαιτήσεις την λειτουργίας σε τόσο χαμηλό επίπεδο χρειάζεται να γίνουν κάποιες απλοποιήσεις πάνω στην δομή και τον τρόπο λειτουργίας του κυκλώματος οι οποίες είναι οι εξής :

1. Η τάση τροφοδοσίας και γείωσης είναι σταθερή και αν όχι ιδανική παραμένει αμετάβλητη κατά την διάρκεια της προσομοίωσης.
2. Το κύκλωμα είναι κατασκευασμένο με χρήση CMOS λογικών πυλών και ακμοπυροδότητων flip-flops. Επίσης η δομή του κυκλώματος είναι συνδυαστικά κυκλώματα μεταξύ μανταλωτών(flip-flops), ή αν χρειαστεί ανάγεται σε αυτήν.
3. Η κατανάλωση κάθε στοιχείου πύλης είναι ανάλογη με τον αριθμό των μεταβάσεων του κόμβου εξόδου του μεταξύ των λογικών καταστάσεων. Μια τέτοια παραδοχή ουσιαστικά κάνει μια έμμεση εκτίμηση του ρεύματος φόρτισης/εκφόρτισης των κόμβων της πύλης και αγνοεί παραμέτρου όπως το ρεύμα βραχυκυκλώματος. Επίσης ανάλογα με την ακρίβεια των μοντέλων και της τεχνικής

προσομοίωσης το ρεύμα φόρτισης περιλαμβάνει ή όχι την φόρτιση εσωτερικών κόμβων της πύλης ή περιορίζεται μόνο στον κόμβο εξόδου.



Εικόνα 1:Οι εναλλακτικές μέθοδοι εκτίμησης της ενέργειας

Βάση αυτών των παραδοχών και για απλοποίηση της διαδικασίας μπορεί να γίνει διαχωρισμός της κατανάλωσης ισχύος στο κομμάτι εκείνο που αντιστοιχεί στα flip-flops και σε εκείνο που αντιστοιχεί στο συνδυαστικό κύκλωμα. Με αυτό τον τρόπο η εκτίμηση της κατανάλωσης γίνεται σε δύο φάσεις.

1. Αρχικά γίνεται ανάλυση της συμπεριφοράς των flip-flops με χρήση μηχανών πεπερασμένων καταστάσεων (finite state machine FSM) και εξαγωγή στατιστικών στοιχείων για τις εξόδους των μανταλωτών.
2. Χρήση των στατιστικών των εξόδων των flip-flops για υπολογισμό της κατανάλωσης του συνδυαστικού κυκλώματος αλλά και των ίδιων των flip-flop.

Η εισαγωγή του στοιχείου της πιθανότητας απαιτεί την τροποποίηση του μοντέλου προσομοίωσης που χρησιμοποιείται και την προσθήκη σε αυτό νέων παραμέτρων που χαρακτηρίζουν την συμπεριφορά των λογικών μεταβάσεων. Αρχίζουμε με τους εξής δύο:


Ορισμός 1.(Πιθανότητα σήματος) : Ως πιθανότητα σήματος (signal probability) $P_s(x)$ ενός κόμβου x ορίζεται το κλάσμα του αριθμού των κύκλων ρολογιού όπου η τελική σταθερής κατάσταση του κόμβου είναι λογικό '1'.

Ορισμός 2.(Πιθανότητα μετάβασης) : Ως πιθανότητα μετάβασης (transition probability) $P_t(x)$ ενός κόμβου x ορίζεται το κλάσμα του αριθμού των κύκλων ρολογιού όπου η τελική σταθερή κατάσταση του κόμβου είναι διαφορετική από αυτήν που είχε στην αρχή του παλμού του ρολογιού.

Η πιθανότητα σήματος είναι μια σχετικά παλιά παράμετρος που αρχικά χρησιμοποιούταν στην μελέτη της αξιοπιστίας του κυκλώματος.

Ανάλογα με το αν εξετάζουμε το συνδυαστικό μέρος του κυκλώματος ή τους μανταλωτές (flip-flops) διαφέρουν και οι τεχνικές εκτίμησης ενέργειας. Για αυτόν τον λόγο η εκτίμηση της κατανάλωσης γίνεται χωριστά σε αυτά τα δύο μέρη του κυκλώματος. Παρακάτω ακολουθεί μια περιγραφή των διαφόρων τεχνικών κατηγοριοποιημένες σύμφωνα με τον προηγούμενο διαχωρισμό σε flip-flop και σε συνδυαστικό κομμάτι καθώς και με την τεχνική αν γίνεται βάση μοντέλων πιθανοτήτων ή στατιστικών μετρήσεων.

Στην εικόνα 2 φαίνεται μια αναπαράσταση της μορφής με την οποία αντιλαμβάνονται τα περισσότερα κυκλώματα τα σχεδιαστικά εργαλεία.



Εικόνα 2: Ένα συνδυαστικό κύκλωμα ενσωματωμένο σε μια ακολουθιακή σχεδίαση

1.2.1. Κατανάλωση ισχύος σε στοιχεία μανταλωτών (flip-flops)

Όσων αφορά τους μανταλωτές αυτοί παρουσιάζουν δραστηριότητα στην ακμή του ρολογιού με την προϋπόθεση φυσικά ότι αλλάζουν κατάσταση. Επομένως το ρεύμα που τραβάνε είναι σε συγχρονισμό με το ρολόι. Με αυτό το δεδομένο και θεωρώντας ότι η πιθανότητα μετάβασης $P_t(x)$ της εξόδου ενός flip-flop είναι γνωστή τότε η ενέργεια που καταναλώνει αυτός ο μανταλωτής ισούται με:

$$P_{av} = \frac{1}{2T_c} V_{dd}^2 C_x P_t(x)$$

όπου T_c είναι η περίοδος του ρολογιού, C_x η χωρητικότητα της εξόδου του μανταλωτή και V_{dd} η τάση τροφοδοσίας.

Επομένως για τον υπολογισμό της κατανάλωσης ισχύος του μανταλωτή αρκεί ο υπολογισμός της πιθανότητας μεταβάσεων. Όμως η εύρεση της τιμής της πιθανότητας μετάβασης από την επίλυση ενός FSM συστήματος δεν είναι απλή υπόθεση. Μάλιστα η ακριβής εκτίμηση αυτής της τιμής είναι ένα NP-hard πρόβλημα. Ακόμα και η κατά προσέγγιση εκτίμηση αυτής της τιμής είναι δύσκολη καθώς υπάρχει εξάρτηση μεταξύ της προηγούμενης, της παρούσας και της επόμενης κατάστασης.

Μια τάση που έχει καθιερωθεί τα τελευταία χρόνια είναι ο προχαρακτηρισμός της συμπεριφοράς των στοιχείων κυρίως ως προς την κατανάλωση. Αυτή η τεχνική εφαρμόστηκε για πρώτη φορά μάλιστα σε ακολουθιακά στοιχεία και συγκεκριμένα στα κελιά της μνήμης. Η χρήση αυτής της τεχνικής άλλωστε ήταν πολύ εφαρμόσιμη σε μνήμες καθώς η κύρια δομή τους είναι ένα βασικό κελί το οποίο όμως επαναλαμβάνεται χιλιάδες ή και εκατομμύρια φορές μέσα σε ένα ολοκληρωμένο. Έτσι με αυτό τον τρόπο και σε συνδυασμό με την εκτίμηση της πιθανότητας μεταβάσεων μπορεί να εξαχθεί με σχετική ακρίβεια και ευκολία η εκτίμηση της κατανάλωσης ενέργειας από το ακολουθιακό κομμάτι του κυκλώματος.

1.2.1.1 Χρήση Πιθανόθεωρητικών μοντέλων.

Η προσπάθεια εκτίμησης των πιθανοτήτων των bits κατάστασης ενός FSM συστήματος μπορεί να αναχθεί σε μια προσπάθεια εκτίμησης των πιθανοτήτων των δυνατών καταστάσεων του συστήματος. Έτσι αντίστοιχα με την πιθανότητα σήματος ορίζεται η *πιθανότητα κατάστασης (state occupation probability)* για κάθε υπαρκτή κατάσταση του FSM γράφου ενώ αντίστοιχα με την πιθανότητα μετάβασης ορίζεται η *πιθανότητα μετάβασης κατάστασης(state transition probability)* με μια τιμή για κάθε ακμή του ίδιου

γράφου. Η εκτίμηση όμως αυτών των παραμέτρων είναι ιδιαίτερα χρονοβόρα λόγω της εκθετικής αύξησης του αριθμού των καταστάσεων σε μια FSM. Κάποιες τεχνικές στην προσπάθεια γρήγορης επίλυσης του προβλήματος απλά το αγνοούν και θεωρούν ότι όλες οι καταστάσεις είναι ισοπίθανες κάτι που δεν έχει όμως αντίκρισμα σε ένα πραγματικό κύκλωμα.

Πολλές τεχνικές προσεγγίζουν το πρόβλημα[40-43] βασιζόμενες στην απλοποιημένη θεώρηση ότι η FSM ακολουθεί τις ιδιότητες αλυσίδας Markov[34] με την επόμενη κατάσταση να είναι ανεξάρτητη από τις προηγούμενες αν είναι γνωστή η τωρινή κατάσταση. Μια τέτοια παραδοχή όμως ισχύει στην πραγματικότητα μόνο όταν η ακολουθία των πινάκων εισόδων της FSM είναι ανεξάρτητες μεταξύ τους. Μερικές από αυτές τις τεχνικές υπολογίζουν μόνο τις τιμές των πιθανοτήτων (σήματος και μετάβασης) στις εισόδους των flip-flop, ενώ κάποιες άλλες υπολογίζουν και την ενέργεια που καταναλώνουν. Η επίλυση ενός τέτοιου συστήματος με σκοπό τον απευθείας υπολογισμό των παραπάνω πιθανοτήτων γίνεται συχνά με την μέθοδο Chapman-Kolmogorov [33,34] η οποία όμως έχει μεγάλες υπολογιστικές απαιτήσεις. Μεθοδολογίες που χρησιμοποιούν αυτή την τεχνική [40,41] είναι αποδοτικές για συγκρατημένο αριθμό από flip-flop που συνήθως κυμαίνετε έως το πολύ 30.

Μια άλλη μέθοδος προσέγγισης του προβλήματος [42,43], η οποία θεωρεί επίσης ότι οι είσοδοι των flip-flop είναι ανεξάρτητες, βασίζεται στην επίλυση ενός μη-γραμμικού συστήματος που δίνει τις πιθανότητες των σημάτων που καθορίζουν της παρούσα κατάσταση . Ο τρόπος που δουλεύει είναι θεωρώντας στην αρχή ένα διάνυσμα με τις πιθανότητες των εισόδων $P_{in} = [p_1, p_2, \dots, p_n]$ το οποίο εφαρμόζεται σε ένα συνδυαστικό κύκλωμα με τις η εισόδους του ανεξάρτητες μεταξύ τους. Έστω ότι το αντίστοιχο διάνυσμα πιθανοτήτων για τους κόμβους εξόδου είναι το P_{out} . Η μετάβαση από το P_{in} στο P_{out} είναι μια μη-γραμμική συνάρτηση που καθορίζεται από την δυαδική λογική που υλοποιεί το κύκλωμα. Αν $F(x)$ είναι αυτή η συνάρτηση τότε το διάνυσμα πιθανοτήτων των εξόδων εξάγεται από την σχέση $P_{out}=F(P_{in})$ (θεωρώντας για την ώρα ότι οι πιθανότητες των εισόδων της FSM είναι σταθερές).

Αν θεωρήσουμε ότι $P_{in} = P$ είναι ο πίνακας πιθανοτήτων της παρούσας κατάστασης τότε θα πρέπει να έχουμε επίσης και ότι $P_{out} = P$, καθώς ο πίνακας πιθανοτήτων των bits κατάστασης είναι σταθερός για μια σταθερή κατάσταση. Αν υποθέσουμε ότι οι γραμμές καταστάσεως είναι ανεξάρτητες τότε θα έχουμε την σχέση $P = F(P)$. Η επίλυση αυτού του μη γραμμικού συστήματος δίνει τον επιθυμητό πίνακα πιθανοτήτων P για την γραμμή κατάστασης. Λύνεται χρησιμοποιώντας την μέθοδο Newton-Raphson [42] και την επαναληπτική μέθοδο Picard-Peano[43].

Οι δύο προαναφερθείσες τεχνικές προσπαθούν επίσης να αντιμετωπίσουν και το πρόβλημα της θεώρησης της ανεξαρτησίας της γραμμής κατάστασης. Στην προσέγγιση στο [42] αυτό γίνεται συνυπολογίζοντας ένα σύνολο της συσχετισμών μεταξύ των bit καταστάσεως και στην συνέχεια υπολογίζοντας τις τιμές των πιθανοτήτων. Αυτό απαιτεί 2^η επιπλέον πύλες και ο συνυπολογισμός του μπορεί να επιβαρύνει πολύ την διαδικασία. Παρόλα αυτά τα αποτελέσματα βελτιώνονται αισθητά. Η προσέγγιση στο [43] είναι να ξετυλίξουμε το συνδυαστικό κύκλωμα κατά έναν προκαθορισμένο αριθμό k. Υπολογιστικά είναι λιγότερο ακριβό από το [42] και για μια τιμή k της τάξεως του 3 μπορούν να επιτευχθούν καλά αποτελέσματα.

Προκειμένου να αποφύγουμε το πρόβλημα της υπόθεσης ότι οι είσοδοι του FSM είναι ανεξάρτητες υπάρχει μια τεχνική στο [21] όπου γίνεται χρήση μιας δοσμένης από τον χρήστη ακολουθίας εισόδων. Αυτό γίνεται με την δημιουργία μιας νέας FSM που δίνει αυτόματα την ακολουθία των εισόδων που έδωσε ο χρήστης η οποία αποκαλείται Input Modeling FSM (IMFSM). Ο συνδυασμός του IMFSM και του FSM λύνονται ταυτόχρονα σαν ένα αυτόνομο FSM χρησιμοποιώντας την [42].

1.2.1.2 Χρήση Στατιστικών μοντέλων.

Μια διαφορετική διαδικασία που περιγράφεται στο [27] αντιμετωπίζει πολλές από τις αδυναμίες των μοντέλων που βασίζονται σε πιθανότητες. Πρόκειται για μια στατιστική μέθοδο όπου το κύκλωμα προσομοιώνεται για ένα σύνολο τυχαίων διανυσμάτων εισόδου κοιτώντας παράλληλα και τις εξόδους των flip-flops, πρακτικά μια Monte Carlo προσέγγιση. Η προσομοίωση διαρκεί ώστε οι πιθανότητες των εξόδων των flip-flops αρχίσουν να συγκλίνουν με μια καθορισμένη από τον χρήστη ακρίβεια.

Αυτή η τεχνική έχει πολλά πλεονεκτήματα. Τα πιο σημαντικά από αυτά είναι:

1. Δεν κάνει υποθέσεις για την συμπεριφορά του FSM. (π.χ. Markov)
2. Λαμβάνει υπόψη τις εξαρτήσεις στις γραμμές καταστάσεως
3. Επιτρέπει στον χρήστη να καθορίσει την ακρίβεια που χρειάζεται.
4. Δεν χρησιμοποιεί τεχνικές Binary Decision Diagrams (BDDs) που έχουν υπερβολικές απαιτήσεις σε μνήμη συστήματος.

Για το συνδυαστικό κύκλωμα χρειαζόμαστε μόνο τις τελικές τιμές των εξόδων που αντιστοιχούν στις συγκεκριμένες εισόδους που του εφαρμόστηκαν. Για αυτό τον σκοπό ένας λογικός προσομοιωτής χωρίς κάποιο μοντέλο καθυστέρησης να απαιτείται είναι αρκετός για να δώσει αυτά τα αποτελέσματα. Μάλιστα ακόμα και ένα προσομοιωτής σε ακόμα υψηλότερο επίπεδο όπως RTL μπορεί να δώσει τα ίδια αποτελέσματα χωρίς κανένα

πρόβλημα. Το προφανές πλεονέκτημα εδώ είναι η ταχύτητα που θα δοθούν αυτά τα αποτελέσματα στις εισόδους των flip flop γεγονός πολύ σημαντικό καθώς ο αριθμός των κύκλων που θα χρειαστεί να προσομοιωθούν μπορεί να είναι πολύ μεγάλος.

1.2.2 Κατανάλωση ισχύος συνδυαστικού κυκλώματος

Η μελέτη του συνδυαστικού κυκλώματος έχει κάποια κοινά στοιχεία αλλά και κάποιες ουσιαστικές διαφορές από την μελέτη της FSM. Το βασικό κομμάτι τις ενέργειας που τραβάει το κύκλωμα προορίζεται για να πάρει ο κάθε εσωτερικός κόμβος την σωστή λογική τιμή η οποία για κάθε πύλη είναι ανάλογη με την πιθανότητα μετάβασης της εξόδου της. Σε ένα συνδυαστικό κύκλωμα οι καταστάσεις των κόμβων είναι απόλυτα εξαρτώμενοι από τις εισόδους που θα δώσουν για κάθε περίοδο του ρολογιού τα flip-flops. Για να πάρουμε αυτή την πληροφορία λοιπόν μια λογική προσομοίωση μηδενικής καθυστέρησης (zero delay logic simulation) είναι αρκετή. Χάρη στην φύση της προσομοίωσης η όλη διαδικασία είναι πολύ γρήγορη. Μάλιστα για περαιτέρω επιτάχυνση της διαδικασίας μπορεί να γίνει ανάλυση του κυκλώματος σε πιο υψηλό επίπεδο με μεγαλύτερα blocks. Η επιτάχυνση είναι απαραίτητη καθώς ο συνολικός αριθμός των προσομοιώσεων μπορεί να φτάσει σε πολύ υψηλά επίπεδα.

Σε αντίθεση με την μελέτη της κατανάλωσης ισχύος από τα flip-flops, που υπήρχε συγχρονισμός με το ρολόι στην αντίστοιχη μελέτη στο συνδυαστικό κύκλωμα κάτι τέτοιο δεν ισχύει. Παρόλο που η διέγερση των εισόδων του συνδυαστικού γίνεται από τα flip-flops οι εσωτερικές πύλες του κυκλώματος μπορεί να χρειαστούν αρκετές μεταβάσεις έως ότου φτάσουν σε μια σταθερή κατάσταση. Αυτές οι επιπλέον μεταβάσεις λέγονται *glitches* ή *hazards*. Παρόλο που δεν προβλέπονται από τους σχεδιαστές δεν αποτελούν απαραίτητα σχεδιαστικά λάθη από άποψη λογικής συμπεριφοράς. Αποτελούν όμως μεγάλο πρόβλημα από άποψη κατανάλωσης ενέργειας καθώς αυτές οι επιπλέον μεταβάσεις καταναλώνουν ενέργεια. Το ποσοστό επί της συνολικής ενέργειας που χάνεται σε τέτοιες περιπτώσεις είναι αρκετά μεγάλο και μπορεί να φτάσει και ως το 70% σε περιπτώσεις κυκλωμάτων όπως αθροιστές διάδοσης κρατουμένου (ripple carry adders) όπου τα λογικά επίπεδα του κυκλώματος είναι πάρα πολλά. Είναι ενδεικτικό ότι σε ένα κύκλωμα ενός 16-μπίτου παράλληλου πολλαπλασιαστή ο ίδιος κόμβος μπορεί να αλλάξει έως και 20 φορές κατάσταση έως ότου πάρει την τελική τιμή του σε έναν κύκλο ρολογιού. Ο υπολογισμός αυτού του φαινομένου είναι πολύ δύσκολο να γίνει λόγω της χρονικής εξάρτησης μεταξύ των σημάτων που το προκαλούν. Η κατανάλωση από αυτό το φαινόμενο είναι πολύ σημαντική ειδικά σε μια σχεδίαση με απαιτήσεις για χαμηλή κατανάλωση ώστε να αγνοηθεί. Αυτή η μορφή ενέργειας που καταναλώνεται προσδιορίζεται και ως *glitch power*, ο

υπολογισμός της οποίας αποτελεί ένα ιδιαίτερα δύσκολο κομμάτι στον τομέα του υπολογισμού της κατανάλωσης του κυκλώματος.

Έως τώρα για την εκτίμηση της ενέργειας είχαμε ορίσει δύο παραμέτρους, την πιθανότητα σήματος και μετάβασης. Για τον υπολογισμό της κατανάλωσης των flip-flops αυτές αρκούσαν για να εξάγουμε με ακρίβεια το ποσό της ενέργειας. Όσων αφορά όμως τους κόμβους εξόδου των λογικών πυλών του συνδυαστικού κυκλώματος τότε υπάρχει πρόβλημα καθώς και να τα υπολογίσουμε δεν είναι αρκετά για να έχουμε ακριβής εκτίμηση της ενέργειας. Ο λόγος είναι ότι στα flip-flop σε κάθε κύκλο ρολογιού η έξοδος μπορεί να έχει το πολύ μια μετάβαση ανάλογα με το αν θα αλλάξει κατάσταση ή όχι, αντίθετα οι κόμβοι του συνδυαστικού κυκλώματος μπορεί να παρουσιάσουν περισσότερη δραστηριότητα όπως περιγράφτηκε παραπάνω. Αυτό γίνεται γιατί εξ ορισμού οι παράμετροι που ορίστηκαν αναφέρονται στην σταθερή κατάσταση του κόμβου στο τέλος της περιόδου. Ένα τέτοιο μοντέλο δεν συμπεριλαμβάνει και την προηγούμενη δραστηριότητα του κόμβου μέσα στην περίοδο του ρολογιού που είναι απαραίτητη για τον υπολογισμό του glitch power οπότε και το αποτέλεσμα που θα δώσει δεν περιέχει αυτό το κομμάτι της κατανάλωσης

Αν ο υπολογισμός την κατανάλωσης γινόταν με χρήση μοντέλων μηδενικής καθυστέρησης τότε θα είχαμε για εκτίμηση της πιθανότητας μετάβασης (transition probability) και η ενέργεια που καταναλωνόταν θα εξαγόταν από τον τύπο :

$$P_{average} = \frac{1}{2T_c} V_{dd}^2 \sum_{i=1}^n C_i P_i(x_i) \quad (1)$$

Όπου με T_c συμβολίζουμε την περίοδο του ρολογιού, C_i είναι η συνολική χωρητικότητα του κόμβου x_i και P_i είναι ο συνολικός αριθμός κόμβων του κυκλώματος που αποτελούν έξοδο κάποιας πύλης ή κάποιου κελιού. Εφόσον αυτή η τεχνική θεωρεί το πολύ μια μετάβαση σε κάθε κόμβο ανά κύκλο ρολογιού το αποτέλεσμα που δίνει μπορεί να θεωρηθεί ως ένα κάτω όριο της πραγματικής τιμής της μέσης ενέργειας που καταναλώνει το κύκλωμα. Παρόλα αυτά η χρήση του μοντέλου μηδενικής καθυστέρησης μπορεί να χρησιμεύσει για εκτίμηση της κατανάλωσης ενέργειας για ένα κύκλωμα ανεξάρτητα από τεχνολογία με προσθήκη εικονικών χωρητικοτήτων στους κόμβους.

Για τον υπολογισμό της πιθανότητας μετάβασης η πιο συνηθισμένη τακτική είναι με εύρεση της πιθανότητας σήματος. Αυτό βέβαια δεν είναι

εύκολο καθώς αποδεικνύεται ότι είναι πολυπλοκότητας NP-hard. Η αιτία για αυτό έχει να κάνει με το αν οι είσοδοι μια πύλης (που θεωρούνται τυχαίες μεταβλητές) είναι ανεξάρτητες ή όχι. Στην πράξη τα λογικά σήματα μπορεί να συνδέονται με πολλούς τρόπους. Μπορεί για παράδειγμα δύο σήματα να μην είναι ποτέ ταυτόχρονα σε λογικό υψηλό ή μπορεί να μην αλλάζουν ταυτόχρονα. Οι κυρίως είσοδοι του συνδυαστικού μπορεί να συσχετίζονται λόγο της ανάδρασης που δημιουργούν τα flip-flops. Άλλα ακόμα και αν οι κυρίως είσοδοι του κυκλώματος θεωρηθούν ανεξάρτητες δεν ισχύει το ίδιο για τα εσωτερικά σήματα του κυκλώματος. Έτσι μπορεί για παράδειγμα δύο είσοδοι μιας πύλης να εξαρτώνται από ένα κοινό σήμα μερικά επίπεδα πιο πίσω, κάτι που δεσμεύει τα δύο αυτά σήματα με κάποιο βαθμό συσχέτισης στην συμπεριφορά τους. Το να συμπεριληφθεί αυτή η συσχέτιση στην διαδικασία υπολογισμού της κατανάλωσης είναι μια πολύ δύσκολη και με υψηλό κόστος διαδικασία.

Αν προσεγγίσουμε το πρόβλημα αγνοώντας τον παράγοντα της συσχέτισης μεταξύ των σημάτων και θεωρήσουμε ότι όλα τα σήματα είναι μεταξύ τους ανεξάρτητα, τότε η διαδικασία υπολογισμού της πιθανότητας μετάβασης απλοποιείται σε μεγάλο βαθμό. Έτσι, για παράδειγμα σε μια πύλη AND η έξοδος δίνεται από την σχέση $y = ab$ όπου a και b οι είσοδοι της πύλης. Θεωρώντας τις εισόδους ανεξάρτητες και $P_s(a), P_s(b)$ τις πιθανότητες σήματος των εισόδων τότε ισχύει ότι $P_s(y) = P_s(a)P_s(b)$. Αντίστοιχα σε μια πύλη OR η σχέση είναι $P_s = P_s(a) + P_s(b)$. Με αυτό τον τρόπο υπολογίζονται όλες οι πιθανότητες σήματος των εσωτερικών κόμβων του κυκλώματος ενώ οι αντίστοιχες τιμές για τις εισόδους του κυκλώματος υπολογίζονται από την ανάλυση της μηχανής πεπερασμένων καταστάσεων (FSM) που χαρακτηρίζει το ακολουθιακό κομμάτι του κυκλώματος.

Για τον υπολογισμό της πιθανότητας μετάβασης έχουμε να αντιμετωπίσουμε ένα νέο ζήτημα αλληλεξάρτησης που έχει να κάνει με το αν οι τιμές ενός σήματος σε δύο διαδοχικές περιόδους του ρολογιού είναι ανεξάρτητες ή όχι. Αν θεωρηθούν ανεξάρτητες τότε η τιμή της εξάγεται εύκολα από τον τύπο :

$$P_t(x) = 2P_s(x)P_s(\bar{x}) = 2P_s(x)[1 - P_s(x)] \quad (2)$$

Η παραπάνω σχέση ισχύει με την παραδοχή που κάναμε ότι οι διαδοχικές καταστάσεις κάθε κόμβου είναι ανεξάρτητες μεταξύ τους. Σε διαφορετική περίπτωση πρέπει να υπάρξει συσχετισμός μεταξύ των διαδοχικών πινάκων εισόδων (input vectors) και των εσωτερικών σημάτων. Όσων αφορά την πιθανότητα μετάβασης στους κόμβους εισόδου μια

προσέγγιση είναι να εξαχθεί από την ανάλυση της FSM, λαμβάνοντας υπόψη την συσχέτιση μεταξύ των διαδοχικών τιμών κάθε εισόδου. Κάτι τέτοιο όμως δεν καλύπτει πλήρως όλες τις πιθανές εξαρτήσεις που μπορεί να υπάρξουν καθώς αγνοεί τις περιπτώσεις που η τιμή μιας εισόδου σχετίζεται με την αντίστοιχη τιμή πριν από πολλούς κύκλους καθώς και την σχέση της τιμής της εισόδου με προηγούμενες τιμές άλλων κόμβων. Στην πραγματικότητα είναι αδύνατον να υπολογίσουμε όλες τις πιθανές συσχετίσεις που μπορεί να υπάρχουν σε κύκλωμα καθώς ο αριθμός τους και μόνο φτάνει σε δυσθεώρητα επίπεδα. Αλλά ακόμα και αν υπήρχε η δυνατότητα για κάτι τέτοιο, που απαιτεί υπερβολικά πολύ υπολογιστική ισχύς, η αξιοποίηση αυτών των δεδομένων στον υπολογισμό της ενέργειας του κυκλώματος είναι εξίσου επίπονη διαδικασία.

Το παραπάνω πρόβλημα γίνεται ακόμα πιο έντονο στην περίπτωση που δεν γίνεται χρήση του μηδενικού μοντέλου καθυστέρησης(zero delay model). Σε αυτές τις περιπτώσεις χρειάζονται πιο λεπτομερείς μετρήσεις και πιο αναλυτικά μοντέλα για την εξαγωγή της τιμής της κατανάλωσης. Πλέον δεν μας ενδιαφέρει μόνο η τελική κατάσταση των κόμβων αλλά και η συμπεριφορά του κατά την διάρκεια της περιόδου. Για αυτό τον λόγο εισάγουμε μια νέα μεταβλητή, την πυκνότητα μεταβάσης (transition density) [25]. Η πυκνότητα μεταβάσεων σε κάθε κόμβο ισούται με τον αριθμό μεταβάσεων μεταξύ των λογικών καταστάσεων 0 και 1 ανά μονάδα χρόνου.

Ορισμός 3. (Πυκνότητα μεταβάσεων) : Ως πυκνότητα μεταβάσεων (transition density) ενός λογικού σήματος $x(t)$ ορίζεται ο λόγος των μεταβάσεων μεταξύ των λογικών καταστάσεων 0 και 1 του σήματος προς τον χρόνο. Έτσι για $x(t)$ η τιμή του σήματος, $n_x(T)$ το πλήθος των μεταβάσεων σε ένα χρονικό διάστημα T και $D(x)$ την πυκνότητα μεταβάσεων έχουμε:

$$D(x) := \lim_{T \rightarrow \infty} \frac{n_x(T)}{T} \quad (3)$$

Με την πυκνότητα μετάβασης ουσιαστικά προσδιορίζουμε το switching activity του κόμβου ανάλογα με του μοντέλου καθυστέρησης που χρησιμοποιείται. Αν αυτή η πυκνότητα σε κάθε κόμβο του κυκλώματος είναι γνωστή τότε η συνολική ενέργεια που καταναλώνεται μπορεί να εξαχθεί από την σχέση:

$$P_{av} = \frac{1}{2} V_{dd}^2 \sum_{i=1}^n C_i D(x_i) \quad (4)$$

Σε ένα συνδυαστικό κύκλωμα με περίοδο T η σχέση μεταξύ πυκνότητας μεταβάσεων και πιθανότητας μεταβάσεων είναι :

$$D(x) \geq \frac{P_t(x)}{\tau_c} \quad (5)$$

όπου η ισότητα συμβαίνει στην περίπτωση χρήσης μηδενικού μοντέλου καθυστέρησης. Επομένως η πιθανότητα μεταβάσεων παρέχει ένα κάτω όριο την πυκνότητας μεταβάσεων.

Προκειμένου να εξαχθεί μια πιο ακριβής πληροφορία της συμπεριφοράς του σήματος χρειάζεται ο ορισμός μιας ακόμα μεταβλητής. Η μεταβλητή αυτή είναι η πιθανότητα ισορροπίας (equilibrium probability)[25] η οποία ορίζεται ως ο μέσος χρόνος που το σήμα βρίσκεται σε κατάσταση λογικού '1'.

Ορισμός 4. (Πιθανότητα ισορροπίας) Εάν $x(t)$ είναι ένα λογικό σήμα (με λογικές τιμές 0 και 1), τότε ως πιθανότητα ισορροπίας (equalibrioum probability) ορίζεται η σχέση:

$$P(x) := \lim_{T \rightarrow \infty} \frac{1}{T} \int_{-\frac{T}{2}}^{+\frac{T}{2}} x(t) dt \quad (6)$$

Σε αντίθεση με την πιθανότητα σήματος, η πιθανότητα ισορροπίας εξαρτάται και από τις καθυστερήσεις των εσωτερικώς πυλών του κυκλώματος. Αυτό γιατί περιγράφει την συμπεριφορά του σήματος καθ όλη την περίοδο και όχι μόνο την τελική κατάσταση στο τέλος της περιόδου. Στην περίπτωση χρήσης μοντέλου μηδενικής καθυστέρησης η πιθανότητα ισορροπίας ταυτίζεται με την πυκνότητα σήματος.

Αν θεωρηθεί ότι δεν υπάρχουν συσχετίσεις μεταξύ των σημάτων τότε η πυκνότητα σήματος της εξόδου για μιας λογικής πύλης μπορεί να υπολογιστεί από την πυκνότητα των σημάτων εισόδου x_1, \dots, x_n , σύμφωνα με την σχέση:

$$D(y) = \sum_{i=1}^n P\left(\frac{\partial y}{\partial x_i}\right) D(x_i) \quad (7)$$

όπου $\partial y / \partial x_i$ είναι η λογική διαφορά του y ως προς x_i , και ορίζεται ως:
 $\frac{\partial y}{\partial x} := y|_{x=1} \oplus y|_{x=0}$

όπου με \oplus συμβολίζει το αποκλειστικό-ή (exclusive-or ή XOR).

1.2.2.2 Χρήση Πιθανολογικών μοντέλων.

Υπάρχει ένας μεγάλος αριθμός από πιθανοθεωρητικές τεχνικές εκτίμησης της κατανάλωσης ενέργειας οι οποίες χρησιμοποιούν ενοποιημένα μοντέλα καθυστέρησης για τα εσωτερικά στοιχεία του κυκλώματος ενώ η πληροφορία για την συμπεριφορά των εισόδων έρχεται από τον χρήστη ή από την ανάλυση του ακολουθιακού κυκλώματος. Η ακρίβεια των αποτελεσμάτων εξαρτάται από την αξιοπιστία των μοντέλων καθυστέρησης και τις προδιαγραφές των σημάτων εισόδου. Παρακάτω ακολουθεί μια κατηγοριοποίηση των μεθοδολογιών που βασίζονται σε μοντέλα πιθανοτήτων.

1.2.2.1 Χρήση πιθανότητας σήματος.

Στην περίπτωση που γίνεται χρήση μοντέλου μηδενικής καθυστέρησης οι μεταβλητές που χρησιμοποιούνται είναι αυτές που ορίστηκαν στα (1) και (2). Ένα αντιπροσωπευτικό παράδειγμα τέτοιας τεχνικής είναι το [19] όπου δεν λαμβάνονται υπόψη συσχετίσεις μεταξύ των σημάτων. Η συμπεριφορά των εισόδων αναμένεται από τον χρήστη ή από την ανάλυση του ακολουθιακού σε μορφή πιθανοτήτων και οι οποίες στην συνέχεια διαδίδονται μέσα στο κύκλωμα σε κάθε κόμβο. Σε αυτή την αναφορά η διάδοση γίνεται σε switch level, κάτι που δεν είναι απαραίτητο για αυτή την τεχνική καθώς είναι πιο εύκολο (και πιο σύνηθες) η διάδοση να γίνεται σε επίπεδο πυλών (gate level). Από την στιγμή που οι πιθανότητες κάθε σήματος του κυκλώματος υπολογιστούν, η ενέργεια μπορεί να εξαχθεί με χρήση των (1) και (2) με την αποδοχή ότι δεν υπάρχουν αλληλεξαρτήσεις.

Σε γενικές γραμμές αν το κύκλωμα έχει χτιστεί από δυαδικά στοιχεία που δεν είναι κομμάτια μιας συγκεκριμένης βιβλιοθήκης, τότε η πιθανότητα σήματος μπορεί να υπολογιστεί άμεσα με χρήση γράφων δυαδικής επιλογής (binary desition diagram BDD)[35] για αναπαράσταση των λογικών

συναρτήσεων[25],[37]. Φυσικά, εφόσον γίνεται χρήση μοντέλου μηδενικής καθυστέρησης, αυτή η κατηγορία δεν λαμβάνεται υπόψη την ενέργεια που καταναλώνεται κατά τις ενδιάμεσες αλλαγές καταστάσεων των κόμβων (glitch power).

1.2.2.2 Προσομοίωση με χρήση μοντέλων πιθανοτήτων

Μια μέθοδος υπολογισμού ενέργειας η οποία λαμβάνει υπόψη και την ενέργεια από ενδιάμεσες καταστάσεις (glitch power) καθώς επίσης και τις χρονικές εξαρτήσεις που υπάρχουν προτείνεται στο [22] και λέγεται probabilistic simulation. Αυτή η προσέγγιση απαιτεί από τον χρήστη να εισάγει χαρακτηριστικά τις συμπεριφοράς των εισόδων του κυκλώματος με χρήση κυματομορφών πιθανοτήτων (probability waveforms). Με αυτόν τον όρο εννοούμε μια ακολουθία από τιμές που αντιπροσωπεύουν την πιθανότητα το σήμα να είναι σε λογικό υψηλό για ένα συγκεκριμένο χρονικό διάστημα, και την τιμή της πιθανότητας για τις μεταβάσεις του σήματος από λογικό χαμηλό σε υψηλό για συγκεκριμένες χρονικές στιγμές. Οι χρόνοι μεταβάσεων από την άλλη δεν θεωρούνται τυχαίες μεταβλητές. Αυτό επιτρέπει τον υπολογισμό του μέσου ρεύματος καθώς και την κατανομή που αυτό έχει για κάθε πύλη με ένα μόνο πέρασμα προσομοίωσης του κυκλώματος. Μέσω του μέσου ρεύματος εξάγεται η μέση κατανάλωση ενέργειας ανά πύλη και επομένως η μέση κατανάλωση ολόκληρου του κυκλώματος. Μεθοδολογίες βασισμένες σε αυτή την τεχνική έχουν προταθεί στα [23, 24], όπου παρουσιάζεται βελτίωση στον τομέα της ακρίβεια και της αντιμετώπισης των συσχετίσεων.

1.2.2.3 Προσομοίωση με χρήση πυκνότητας μεταβάσεων

Ο υπολογισμός της τιμής της πυκνότητας μεταβάσεων για τους εσωτερικούς κόμβους του κυκλώματος γίνεται κυρίως με χρήση του (7). Στα [25,26] παρουσιάζεται ένας αποδοτικός αλγόριθμος διάδοσης της πυκνότητας μέσα στο κύκλωμα. Απαραίτητη είσοδος του αλγορίθμου είναι ένα ζεύγος τιμών για κάθε είσοδο του κυκλώματος που αναπαριστούν την πυκνότητα μεταβάσεων και την πιθανότητα ισορροπίας. Οι τιμές των σημάτων και οι καθυστερήσεις μεταβάσεων παίρνονται τυχαία.

Ο υπολογισμός την πιθανότητας που αφορά δυαδικές μεταβολές, η οποία χρειάζεται στον αλγόριθμο (7), μπορεί να γίνει με χρήση δένδρων δυαδικής επιλογής (BDDs). Υπάρχουν τεχνικές βασιζόμενες σε μορφοποιημένες εκδόσεις από BDDs ειδικά για αυτόν τον σκοπό [31,39,51].

1.2.2.2.4 Μια συμβολική τεχνική

Μια τεχνική που προσπαθεί να χειριστεί τόσο τις χωρικές όσο και τις χρονικές εξαρτήσεις είναι υπολογίζοντας το μέσο switching activity των κόμβων χρησιμοποιώντας BDDs για την αναπαράσταση της λογικής συνάρτησης κάθε κόμβου συναρτήσει των εισόδων του κυκλώματος. Από την τοπολογία του κυκλώματος εξάγεται μια λογική συνάρτηση για κάθε κόμβο που δίνει την σταθερή κατάσταση βάση των εισόδων. Οι ενδιάμεσες καταστάσεις που παίρνει ο κόμβος έως ότου φτάσει στην τελική κατάσταση δεν μπορούν να εξαχθούν από αυτή την συνάρτηση. Ωστόσο μπορεί να ενταχθεί και η έννοια της καθυστέρησης στην συνάρτηση κάνοντας την παραδοχή ότι η καθυστέρηση κάθε πύλης έχει μια συγκεκριμένη σταθερή τιμή. Αυτό γίνεται με την λεγόμενη “συμβολική αναπαράσταση” της λογικής συνάρτησης του κόμβου βάση των εισόδων του κυκλώματος αλλά για όλες τις χρονικές μονάδες μέσα στον κύκλο ρολογιού[28]. Για τον υπολογισμό των τιμών των πιθανοτήτων των εσωτερικών κόμβων μπορεί να γίνει χρήση BDDs για την κατασκευή την “αποκλειστικό ή (XOR)” σχέσης μεταξύ των διαδοχικών ενδιάμεσων καταστάσεων του κόμβου[36]. Το μεγάλο μειονέκτημα αυτής της τεχνικής είναι ότι έχει πολύ υψηλές απαιτήσεις σε υπολογιστική ισχύ λόγω του ότι τα BDDs χτίζονται για ολόκληρο το κύκλωμα.

1.2.2.2.5 Χρήση συντελεστών συσχέτισης

Μια πιθανοθεωρητική προσέγγιση παρόμοια με τις τεχνική του probabilistic simulation γίνεται με χρήση του συντελεστή συσχέτισης μεταξύ των σταθερών καταστάσεων των κόμβων εντός του κύκλου του ρολογιού. Αυτοί οι συντελεστές χρησιμοποιούνται για την εκτίμηση των συντελεστών συσχέτισης μεταξύ των ενδιάμεσων, αυτή την φορά, καταστάσεων του κάθε κόμβου για κάθε χρονική στιγμή εντός του κύκλου ρολογιού[24]. Αυτό επιτρέπει την διαχείριση των χωρικών εξαρτήσεων προσεγγιστικά και είναι πολύ πιο αποδοτικό από την προσπάθεια για υπολογισμό των δυναμικών συσχετίσεων μεταξύ των ενδιάμεσων καταστάσεων. Η συσχέτιση των σταθερών καταστάσεων δύο κόμβων μπορεί να εκτιμηθεί με την χρήση BDDs αναπαριστώντας την σχέση λογικού ΚΑΙ (AND) μεταξύ των δύο σημάτων. Τα τελικά αποτελέσματα έχουν πολύ καλή ακρίβεια αλλά το μειονέκτημα αυτής της τεχνικής είναι ότι απαιτείται η κατασκευή του BDD για ολόκληρο το κύκλωμα, κάτι που δεν είναι πάντοτε εφικτό.

1.2.2.2.6 Διαχείριση προσωρινών χωρικών εξαρτήσεων

Μια άλλη τεχνική βασισμένη σε πιθανότητες πετυχαίνει να βελτιώσει την απόδοση της διαδικασίας υπολογισμού της ενέργειας με χρήση πιθανοτήτων μεταβάσεων για τον υπολογισμό την προσωρινής αλληλεπίδρασης κατά την διάρκεια του κύκλου ρολογιού και συντελεστών

συσχέτισης προκειμένου να διαχειριστεί προσεγγιστικά την χωρική και προσωρινή συσχέτιση(στον ίδιο κύκλο ρολογιού) εντός του κυκλώματος. Το μοντέλο καθυστέρησης είναι μηδενικό οπότε η κατανάλωση λόγω ενδιάμεσων μεταβάσεων δεν υπολογίζεται. Παρόλο που αυτή η τεχνική χρησιμοποιεί BDDs δεν απαιτείται η κατασκευή τους για ολόκληρο το κύκλωμα αλλά αντίθετα κατασκευάζονται τοπικά εξαρτώμενα απευθείας για τις εισόδους κάθε πύλης. Με αυτό τον τρόπο δεν υπάρχουν τα προβλήματα έλλειψης μνήμης και υπερβολικών απαιτήσεων σε χρόνο που θα χρειαζόταν αν κατασκευαζόταν BDDs για ολόκληρο το κύκλωμα.

1.2.2.3 Χρήση Στατιστικών μοντέλων.

Η ιδέα πίσω από αυτή την κατηγορία είναι σχετικά απλή. Διεξαγωγή ενός αποδεκτού αριθμού προσομοιώσεων του κυκλώματος χρησιμοποιώντας κάποιον χρονικό ή λογικό προσομοιωτή και καταγραφή της ενέργειας που καταναλώνεται. Η τιμή που εξάγεται αντιπροσωπεύει την μέση ενέργεια που καταναλώνει το κύκλωμα και παράγεται από τις σχέσεις (3) και (4). Το στοίχημα σε αυτή την περίπτωση είναι με ποια κριτήρια θα επιλέξουμε τις τιμές των εισόδων για τις προσομοιώσεις αλλά και πως θα κρίνουμε ποιος αριθμός των προσομοιώσεων είναι αρκετός ώστε τα αποτελέσματα να συγκλίνουν σε ικανοποιητικό βαθμό στην πραγματική μέση κατανάλωση. Συνήθως οι είσοδοι εξάγονται τυχαία και τεχνικές στατιστικής εκτίμησης μέσων τιμών χρησιμοποιούνται για να υποδείξουν πότε επετεύχθη αριθμό προσομοιώσεων-ουσιαστικά μια Monte Carlo μέθοδος[38].

1.2.2.3.1 Συνολική Ισχύς

Ο υπολογισμός της συνολικής ενέργειας γίνεται με την κλασσική Monte Carlo προσέγγιση. Ένας αριθμός τυχαία εξαγόμενων τιμών εφαρμόζεται στις εισόδους και γίνεται καταγραφή της κατανάλωσης ανά κύκλο ρολογιού που επιστρέφει ο προσομοιωτής, έως ότου η μέση τιμή να συγκλίνει στην πραγματική κατανάλωση. Πρακτικά αυτή η τεχνική αποδίδει σε μεγάλο βαθμό καθώς ένα πλήθος έως 10 προσομοιώσεις μπορεί να είναι αρκετό για μια πρώτη προσέγγιση της συνολικής κατανάλωσης ισχύος ακόμα και για μεγάλα κυκλώματα. Ένα επίσης πλεονέκτημα της τεχνικής είναι ότι ο χρήστης μπορεί να καθορίσει την ακρίβεια των αποτελεσμάτων που επιθυμεί στην αρχή της διαδικασίας. Οι είσοδοι θεωρούνται ανεξάρτητες αν και ο αλγόριθμος μπορεί να επεκταθεί και να συμπεριλάβει και την συσχέτιση μεταξύ των εισόδων.

Το μόνο μειονέκτημα αυτής της προσέγγισης είναι ότι από στατιστικής άποψης η μέση τιμή της συνολικής ενέργειας θα συγκλίνει πολύ νωρίτερα από τις αντίστοιχες τιμές των επιμέρους μικρότερων κομματιών του

κυκλώματος. Θα χρειαστεί πολύ μεγαλύτερος αριθμός προσομοιώσεων για να επιτευχθεί προσέγγιση των αποτελεσμάτων για μικρά υποσύνολα ή ξεχωριστές πύλες του κυκλώματος.

1.2.2.3.2 Προσδιορισμός Ισχύος επιμέρους πυλών

Ο υπολογισμός της ισχύος τοπικά είναι πολλές φορές απαραίτητος κατά τον σχεδιασμό ενός κυκλώματος προκειμένου να γίνει διάγνωση προβλημάτων υπερβολικής κατανάλωσης από κάποιες πύλες ή και απλά για να γίνει για χαρτογράφηση της κατανάλωσης πάνω στο κύκλωμα. Ο τρόπος που μπορεί να γίνει αυτό είναι μέσω της εκτίμησης του switching activity των αντίστοιχων κόμβων του κυκλώματος που θέλουμε να μελετήσουμε. Χρειάζεται τροποποίηση του παραπάνω αλγορίθμου και μεγαλύτερος αριθμός δειγμάτων για να προσεγγίσουμε τον μέσο αριθμό μεταβάσεων κάθε κόμβου. Αν και η ακρίβεια των αποτελεσμάτων είναι μια τροποποιήσιμη από τον χρήστη παράμετρος, ο χρόνος εκτέλεσης του αλγορίθμου αποτελεί το μεγαλύτερο του μειονέκτημα.

1.3. Μέθοδοι εκτίμησης της κατανάλωσης ενέργειας σε υψηλό επίπεδο

Όπως επισημάνθηκε και στην εισαγωγή του κεφαλαίου θα ήταν πολύ βολικό για τον σχεδιαστή αν μπορούσε να εκτιμήσει την κατανάλωση ισχύος σε υψηλό επίπεδο σχεδίασης. Θα του παρείχε πληροφορίες σχετικά με την κατανάλωση αρκετά νωρίς πριν χαθεί χρόνος και προσπάθεια στα επόμενα κομμάτια της σχεδίασης. Σήμερα υπάρχουν τεχνικές εκτίμησης ενέργειας σε επίπεδο RTL. Σε αυτό το επίπεδο σχεδίασης, τα στοιχεία μνήμης (registers , flip-flops) θεωρητικά έχουν προσδιορισθεί, αλλά όλο το υπόλοιπο συνδυαστικό κύκλωμα παραμένει σε λογικό (Boolean) επίπεδο. Γενικά η περιγραφή του κυκλώματος αποτελείται από flip-flops και λογικά(Boolean) μαύρα κουτιά.

Σε κάποιες περιπτώσεις η περιγραφή σε υψηλό επίπεδο του κυκλώματος γίνεται με χρήση blocks που έχουν χρησιμοποιηθεί σε προηγούμενες σχεδιάσεις. Σε αυτές τις περιπτώσεις η αναλυτική περιγραφή της υλοποίησης αυτών των blocks είναι άμεσα διαθέσιμη. Παραδείγματα τέτοιων σχεδιάσεων είναι η περίπτωση digital signal processing(DSP) όπου τα blocks του κυκλώματος έρχονται από μια βιβλιοθήκη που περιέχει επαρκώς χαρακτηρισμένους αθροιστές, πολλαπλασιαστές κ.τ.λ., και που σκοπός της σχεδίασης είναι να προσδιορίσει ποιοι από αυτούς τους αθροιστές και τους πολλαπλασιαστές θα χρησιμοποιηθούν στο τελικό κύκλωμα. Γενικά σε αυτές τις περιπτώσεις είναι ωφέλιμο να μεταφέρεται η πληροφορία της ανάλυση από τα χαμηλότερα επίπεδα σχεδίασης στα

υψηλότερα. Αυτή η τεχνική είναι γνωστή και ως bottom-up προσέγγιση όπου οι λεπτομέρειες σε χαμηλό επίπεδο είναι γνωστές αλλά επιλέγουμε να τις αγνοούμε και αντί αυτού χρησιμοποιούμε ένα γενικό, υψηλού επιπέδου μοντέλο, που περιέχει απλά την συμπεριφορά του block. Αυτή η προσέγγιση αναφέρεται και ως macro-modeling για εκτίμηση ενέργειας. Στις Bottom-up τεχνικές “μαύρα κουτιά” αποτελούν τα μοντέλα (macromodels) και έχουν εξαχθεί για τα blocks του κυκλώματος μέσω μιας διαδικασίας χαρακτηρισμού που μοντελοποιεί την ενέργεια που καταναλώνει το block συναρτήσει των εισόδων του και συγκεκριμένα των στατιστικών στοιχείων (πιθανοτήτων) αυτών. Στα μοντέλα εισάγονται επιπλέον πληροφορίες όπως το πάχος των αγωγών, χωρητικότητες κ.α[54,55].

Σε κάποιες άλλες περιπτώσεις, η λεπτομέρειες για τα χαμηλότερα επίπεδα του block δεν είναι γνωστές στην συγκεκριμένη φάση της σχεδίασης καθώς μπορεί στο συγκεκριμένο κομμάτι του κυκλώματος να μην έχει γίνει πρότερα καμία ανάλυση. Εδώ παρουσιάζεται ένα δυσκολότερο πρόβλημα της εξαγωγής ισχύς από καθαρά λογικές(Boolean) συναρτήσεις. Αυτή η προσέγγιση ονομάζεται top-down όπου η υλοποίηση ξεκινάει από τα πιο υψηλά επίπεδα σχεδίασης και προχωράει προς τα πιο χαμηλά. Οι τεχνικές που λειτουργούν σε αυτό το επίπεδο κάνουν χρήση ενός νέου όρου, της εντροπίας του λογικού σήματος, που σχετίζεται με την συνολική ποσότητα της πληροφορίας που μεταφέρει αυτό το σήμα. Ο λόγος που είναι χρήσιμη μια τέτοια παράμετρος έγκειται στο ότι οι ενεργειακές απαιτήσεις ενός κυκλώματος είναι άμεσα συνδεδεμένες με τις υπολογιστικό έργο που διενεργεί το κύκλωμα, και που μπορεί να μοντελοποιηθεί με την εκτίμηση της εντροπίας[44,45]. Η εντροπία μπορεί να συσχετιστεί άμεσα και με την πιθανότητα του σήματος, οπότε με τις αντίστοιχες πιθανότητες από τις εξόδους των flip-flops μπορούν άμεσα να υπολογιστεί η τιμή της εντροπίας για κάθε σήμα εισόδου του συνδυαστικού κυκλώματος.

1.4. Σύνοψη

Οι περισσότερες από τις τεχνικές εκτίμησης της κατανάλωσης ενέργειας που παρουσιάστηκαν λειτουργούν στα χαμηλά επίπεδα σχεδίασης και χρησιμοποιούν απλοποιημένα μοντέλα καθυστέρησης οπότε και υπολείπονται σε ακρίβεια από μια λεπτομερή προσομοίωση κυκλώματος. Κύριο ζητούμενο όμως, σε αυτές τις περιπτώσεις είναι και ο χρόνος που απαιτείται για τον υπολογισμό καθώς οι σχεδιαστές ενδιαφέρονται κυρίως για την κατανάλωση σε μεγάλες VLSI υλοποιήσεις. Κάποιες από αυτές τις τεχνικές μπορούν, εντός των ορίων που καθορίζει η ακρίβεια του απλοποιημένου μοντέλου καθυστέρησης, να δώσουν αποτελέσματα κοντά στις πραγματικές απαιτήσεις του κυκλώματος. Τέτοιες τεχνικές είναι κυρίως αυτές που βασίζονται στην στατιστική προσομοίωση, όπου μάλιστα η ακρίβεια μπορεί να καθοριστεί από την αρχή της διαδικασίας. Η άλλη

κατηγορία τεχνικών εκτίμησης ισχύς που βασίζονται σε μοντέλα πιθανοτήτων, δεν παρέχουν τόσο ακριβή αποτελέσματα αλλά είναι σαφώς πολύ πιο γρήγορες. Από πλευράς υλοποίησης, μια σημαντική διαφορά ανάμεσα στις δύο κατηγορίες είναι ότι οι στατιστικές τεχνικές μπορούν να υλοποιηθούν με χρήση υπαρχόντων εργαλείων προσομοίωσης και βιβλιοθηκών, ενώ από την άλλη δεν ισχύει κάτι τέτοιο για τις τεχνικές που βασίζονται στις πιθανότητες. Οι τελευταίες απαιτούν ειδικά σχεδιασμένα μοντέλα προσομοίωσης.

Κεφάλαιο 2

Βελτιστοποίηση σχεδίασης

2.1. Εισαγωγή και ιστορική ανασκόπηση

Η διαρκώς αυξανόμενη ταχύτητα και πολυπλοκότητα των σημερινών ολοκληρωμένων VLSI κυκλωμάτων έχει οδηγήσει σε μια σημαντική αύξηση της κατανάλωσης ισχύος. Παράλληλα οι τάσεις της εποχής που απαιτούν φορητότητα, πράσινες λύσεις αλλά και θέματα αξιοπιστίας και λειτουργικότητας ορίζουν διαρκώς πιο απαιτητικές προδιαγραφές για κατασκευές χαμηλής κατανάλωσης. Για την επίτευξη αυτού του στόχου οι σχεδιαστές έχουν αναπτύξει μια πληθώρα τεχνικών βελτίωσης που ενεργούν σε πολλά επίπεδα μια σχεδίασης. Η πολυπλοκότητα ωστόσο των σημερινών ολοκληρωμένων όπου το πλήθος των τρανζίστορ είναι της τάξης των 100 εκατομμυρίων και δουλεύουν σε συχνότητες των GHz περιορίζουν τις παρεμβάσεις που μπορεί να έχει ο σχεδιαστής καθώς απαιτούν πάρα πολύ χρόνο ενώ είναι αυξημένος και ο κίνδυνος λάθους. Η χρήση αυτοματοποιημένων αλγορίθμων βελτιστοποίησης με χρήση εργαλείων CAD είναι επιβεβλημένη.

Ένα από τα μεγάλα πλεονεκτήματα της τεχνολογίας των ημιαγωγών μετάλλων οξειδίου (ή αλλιώς των CMOS) είναι η εγγενής μικρή κατανάλωση. Αυτό για τους σχεδιαστές και τα EDA εργαλεία σήμαινε την δυνατότητα μεγιστοποίησης της ταχύτητας σε μια σχεδίαση καθώς και ελαχιστοποίησης του χώρου που καταλάμβαναν στο ολοκληρωμένο. Σε συνδυασμό με την διαρκής μείωσης του πλάτους των τρανζίστορ που εδώ και χρόνια ακολουθεί μια σταθερή πτωτική πορεία, σύμφωνα με τον γνωστό σε όλους πλέον νόμο του Moore, καθίσταται δυνατή η υλοποίηση όλο και διαρκώς πιο περίπλοκων ολοκληρωμένων σχεδιάσεων καθώς και αύξηση της συχνότητας λειτουργίας τους. Η παράμετρος της κατανάλωσης ισχύος άρχισε να μπαίνει στο προσκήνιο στα τέλη της δεκαετίας του '80 με την εμφάνιση των πρώτων φορητών συσκευών. Πλέον για αυτήν την αγορά η αυτονομία της συσκευής αποτελεί πολύ σημαντικό πλεονέκτημα για την εμπορική επιτυχία του προϊόντος. Από την άλλη όμως την ίδια εποχή οι σχεδιαστικές απαιτήσεις

οδηγούσαν στην ενσωμάτωση όλο και περισσότερων ενεργοβόρων στοιχείων του κυκλώματος με μια μικρή περιοχή του, κάτι που οδηγούσε σε υπερβολικές καταναλώσεις από μεριάς του ολοκληρωμένου αλλά έθετε και θέματα αξιοπιστίας. Έτσι η απαίτηση για ελάττωση της ισχύος που καταναλώνουν τα ολοκληρωμένα βασίζεται στις απαιτήσεις της αγοράς για φορητές ενεργειακά αυτόνομες συσκευές με μεγάλη αυτονομία αλλά και σε θέματα αξιόπιστης λειτουργίας του κυκλώματος, ενώ πιο πρόσφατα η στροφή σε οικολογικές λύσεις παροτρύνει προς αυτή την κατεύθυνση. Ειδικά για τα θέματα αξιοπιστίας η αύξηση της κατανάλωσης μπορεί να οδηγήσει σε αύξηση της θερμοκρασίας πέραν των επιτρεπτών ορίων καθώς και σε λειτουργική αστοχία λόγω αδυναμίας του δικτύου τροφοδοσίας να ανταπεξέλθει στις ενεργειακές ανάγκες των δομικών στοιχείων του κυκλώματος. Τέτοιες καταστάσεις μπορούν να οδηγήσουν σε μείωση της απόδοσης του τσιπ, μείωση της διάρκειας ζωής, ενώ για την αντιμετώπιση της αύξησης της εκλυόμενης θερμοκρασίας απαιτούνται συσκευές απαγωγής θερμότητας οι οποίες όμως έχουν υψηλό κόστος.

Όλοι αυτοί οι παράγοντες οδηγούν στην ανάδειξη του θέματος της κατανάλωσης σαν μια από τις σημαντικότερες παραμέτρους σχεδίασης μαζί με την ταχύτητα και τον χώρο που καταλαμβάνει το ολοκληρωμένο. Μάλιστα ο παράγοντας ενέργεια αναδεικνύεται διαρκώς όσο η τεχνολογία των ημιαγωγών οδηγεί σε μικρότερα τρανζίστορ. Μπροστά σε αυτή την πρόκληση μια σειρά από έρευνες μελετούν την ανάπτυξη μεθόδων, οπότε και εργαλείων, που να δρομολογούν την επίλυση αυτού του τόσο σημαντικού προβλήματος. Οι αρχικές προσεγγίσεις ήταν κατευθείαν στην σχεδίαση του κυκλώματος σε λογικό επίπεδο, καθώς εκεί τα εργαλεία ήταν πιο ώριμα και πιο ικανά να διαχειριστούν εκεί το πρόβλημα. Σήμερα αυτή η μελέτη έχει επεκταθεί και σε άλλα σημεία όπως βελτιστοποίησης της αρχιτεκτονικής με μεγαλύτερα περιθώρια κέρδους.

Η αποδοτικότητα των εργαλείων βελτιστοποίησης ενέργειας εξαρτάται άμεσα από την αποτελεσματικότητα των αλγορίθμων εκτίμησης της κατανάλωσης οι οποίοι πρέπει να δουλεύουν αποδοτικά σε δύο επίπεδα, τα οποία είναι ο προσδιορισμός της κατανάλωση ενός κυκλώματος καθώς και ο ακριβείς προσδιορισμός της σχετικής κατανάλωσης διαφορετικών υλοποιήσεων του.

2.2. Βελτιστοποίηση κυκλώματος για μείωση ισχύος

Υπάρχουν πολλές διαφορετικές τεχνικές που αποσκοπούν στην μείωση της καταναλισκόμενης ισχύος του κυκλώματος. Οι κυριότερες από αυτές είναι οι εξής:

- a) Προσαρμογή μεγεθών των τρανζίστορ.
- b) Μείωση των τάσεων τροφοδοσίας.
- c) Voltage islands: όπου διαφορετικά blocks του κυκλώματος λειτουργούν κάτω από διαφορετικές τάσεις τροφοδοσίας.
- d) Μεταβλητή τάση τροφοδοσίας.
- e) Πολλαπλές τάσης threshold.
- f) Power Gating ή αλλιώς αποκοπή τροφοδοσίας
- g) Τρανζίστορ με μεγαλύτερο μήκος καναλιού.
- h) Stacking και Parking States. Η τοποθέτηση του κυκλώματος σε συγκεκριμένη λογική κατάσταση που καταναλώνει το λιγότερο ρεύμα διαρροής.
- i) Διαφορετικές λογικές τεχνικές. Εναλλαγή μεταξύ στατικών και δυναμικών πτυλών.

Οι αρχές πάνω στις οποίες βασίζονται αυτές οι τεχνικές είναι κοινές σε πολλές από αυτές. Έτσι για παράδειγμα ο βασικός τύπος που δίνει την ισχύ που καταναλώνει ένα κύκλωμα είναι ο παρακάτω:

$$P_C = \frac{V_{dd}^2}{2} \sum_{\forall nets(i)} (C_{Load_i} \times TR_i) \quad (8)$$

Από αυτόν φαίνεται ότι για την επίτευξη μείωσης στην κατανάλωση οι παράγοντες που πρέπει να μειωθούν είναι η χωρητικότητα των κόμβων, η τάση τροφοδοσίας ή το switching activity των κόμβων. Έτσι και με την προσαρμογή του μεγέθους ενός τρανζίστορ ουσιαστικά διαμορφώνεται η τιμή της χωρητικότητας των κόμβων που έρχονται σε επαφή με αυτό. Η τάση τροφοδοσίας μπορεί να μεταβληθεί με λύσεις όπως η (b) που είναι η λειτουργία του ολοκληρωμένου σε μικρότερη τάση, η (c) που είναι η διαμόρφωση της τάσης που βλέπει κάθε block εντός του κυκλώματος αλλά και η (d) που είναι η δυναμική μεταβολή της τάσης κατά την λειτουργία ανάλογα με τις εκάστοτε απαιτήσεις. Η λύση (e) είναι η αντικατάσταση μια πύλης με μια ισοδύναμη με διαφορετικές προδιαγραφές στην κατανάλωση. Το switching activity εξαρτάται από την δομή του κυκλώματος και η αλλαγή του είναι μια ιδιαίτερα περίπλοκη διαδικασία. Λύσεις που αποσκοπούν στην μείωση του στατικού ρεύματος διαρροής αποτελούν οι (f,g,h). Τέλος στην (i)

επιδιώκεται η αντικατάσταση των λογικών πυλών με αντίστοιχες δυναμικές[74].

Από αυτές τις λύσεις καμία δεν έρχεται χωρίς κόστος σε κάποια άλλη από τις παραμέτρους της σχεδίασης. Πύλες οι οποίες καταναλώνουν λιγότερη ισχύ είναι κατά κανόνα και πιο αργές. Επεμβάσεις στην αρχιτεκτονική ή πάνω στο δίκτυο διανομής ισχύος αποτελούν περίπλοκες, άρα και χρονοβόρες εργασίες ενώ και το μέγεθος του ολοκληρωμένου μπορεί να αυξηθεί.

2.3. Λογική σύνθεση για ελαχιστοποίηση ενέργειας.

Η λογική σύνθεση μπορεί να βελτιστοποιηθεί κατά πολλούς τρόπου προκειμένου να διατηρηθεί η κατανάλωση του κυκλώματος υπό έλεγχο. Οι πιο συνηθισμένες τεχνικές διαμόρφωσης της κατανάλωσης ισχύος σε επίπεδο αρχιτεκτονικής και λογικής σύνθεσης είναι οι παρακάτω:

- Clock gating
- Αναδιαμόρφωση λογικής
- Αξιοποίηση συνθηκών αδιαφορίας
- Εξισορρόπηση μονοπατιών
- Αντιστοίχιση τεχνολογίας (technology mapping)
- Κωδικοποίηση καταστάσεων
- Αποδόμηση μηχανής πεπερασμένων καταστάσεων
- Retiming

Όλες οι παραπάνω τεχνικές επικεντρώνονται στην λογική δομή του κυκλώματος οπότε εφαρμόζονται οι περισσότερες στο κομμάτι της σύνθεσης. Η τεχνική του clock gating είναι η απομόνωση του ρολογιού μέσω κάποιας επιπλέον λογικής πάνω στο δίκτυο διανομής του ρολογιού, με σκοπό την απενεργοποίηση τμημάτων του ολοκληρωμένου όταν αυτά δεν χρειάζονται[70]. Χωρίς αυτή την τεχνική τα αντίστοιχα κομμάτια θα παρουσιάζαν δραστηριότητα καθώς πολύ πιθανό να παρουσιάζονταν διαφορετικά input vectors στις εισόδους τους με αποτέλεσμα το συνδυαστικό μέρος του να ενεργοποιούταν. Βέβαια τα όποια αποτελέσματα που θα έδινε αυτό το συνδυαστικό κομμάτι θα έφταναν στις εξόδους του και απλά θα αγνοούνταν. Ωστόσο αυτή η περιττή δραστηριότητα θα κατανάλωνε κανονικά ισχύ επιβαρύνοντας την όλη σχεδίαση.

Κατά την διαδικασία της σύνθεσης μια βασική λειτουργία είναι η μετάφραση μια λογικής συνάρτησης σε ισοδύναμο ψηφιακό κύκλωμα. Υπάρχουν όμως πολλές πιθανές ισοδύναμες λύσης που θα έδιναν την ίδια τελική λογική συμπεριφορά. Η επιλογή της καλύτερης από όλες αυτές με κριτήρια την ισχύ αποτελεί έναν πολύ σημαντικό βήμα για την ελαχιστοποίηση της. Αντίστοιχα και η αξιοποίηση των συνθηκών αδιαφορίας είναι ένα βήμα που μπορεί να βοηθήσει περεταίρω προς αυτήν την κατεύθυνση. Επίσης κατά την αντιστοίχηση της υπάρχουσας τεχνολογίας (το λεγόμενο και technology mapping) ουσιαστικά επιλέγεται από την βιβλιοθήκη των διαθέσιμων λογικών πυλών αυτές που θα χρησιμοποιηθούν για την υλοποίηση της ζητούμενης λογικής συμπεριφοράς. Ανάλογα με τα εύρος της βιβλιοθήκης και του πλήθους των δυνατών επιλογών αυξάνουν τα περιθώρια για βελτίωση της απόδοσης του τελικού κυκλώματος. Η τεχνική αυτή είναι βασικά η αξιοποίηση των αποτελεσμάτων για σύνθεσης και sizing των αντίστοιχων τεχνικών[71].

Κατά την ανάλυση ενός ακολουθιακού κυκλώματος ο τρόπος υλοποίησης μιας μηχανής πεπερασμένων καταστάσεων μπορεί να διαφοροποιήσει τις απαιτήσεις του κυκλώματος σε ισχύ. Μια τέτοια μηχανή μπορεί να απλοποιηθεί, το πλήθος των καταστάσεων της και η επεξεργαστική πολυπλοκότητα της μπορούν να μειωθούν χωρίς να επηρεαστεί η συνολική συμπεριφορά του κυκλώματος[72].

Τέλος σε ένα κύκλωμα με pipeline στάδια μπορεί να υπάρξει μεγάλη διαφοροποίηση ανάλογα με τα τον τρόπο που είναι διαχωρισμένα τα λογικά επίπεδα. Ο αρχικός διαχωρισμός γίνεται με βάση την αρχική περιγραφή σε RTL επίπεδο που έδωσε ο χρήστης και βασίζεται καθαρά στην λειτουργικότητα όπως αυτός την αντιλαμβάνεται και στην ιεραρχία που αυτός έχει καθορίσει. Ωστόσο κατά την διαδικασία της σύνθεσης μπορεί να υπάρξει μεταφορά κάποιον λογικών επιπέδων σε διαφορετικά επίπεδα του pipeline χωρίς να επηρεάζεται η λογική συμπεριφορά, τεχνική γνωστή και ως retiming[73]. Αυτή η τεχνική προσφέρει την δυνατότητας αύξηση της συχνότητας του ρολογιού ή με διαφορετική προσέγγιση ως προς την σύνθεση και το technology mapping μπορεί να δώσει μειωμένη κατανάλωση εκμεταλλευόμενη το χρονικό περιθώριο που προέκυψε.


2.4. Επανασχεδιασμός κυκλώματος για ελαχιστοποίηση κατανάλωσης κάτω από χρονικούς περιορισμούς

Πάνω στον τομέα της βελτιστοποίησης της κατανάλωσης επικεντρώθηκε ένα μέρος της δουλειάς μας με την προσθήκη στο εργαλείο που αναπτύξαμε της δυνατότητας να διαμορφώνει το κύκλωμα προς αυτή την κατεύθυνση. Συγκεκριμένα η δικιά μας προσέγγιση είναι ο επανασχεδιασμός της δομής του κυκλώματος και η βελτίωση του παράγοντα της στατικής

ενέργειας που το χαρακτηρίζει κάτω από αυστηρά περιθώρια ως προς τον χρονισμό. Ο τρόπος που αυτό επετεύχθη ήταν με τοπική ανάλυση μικρών κομματιών του κυκλώματος και η αντικατάστασή τους με άλλα ισοδύναμα τα οποία καταναλώνουν λιγότερη ισχύ χωρίς να επηρεάζουν λογική συμπεριφορά αλλά και τον χρονισμό του κυκλώματος. Βασίζεται σε ένα εργαλείο εκτίμησης της στατικής κατανάλωσης, ένα εργαλείο εξαγωγής της λογικής συνάρτησης και εύρεσης ισοδύναμων εναλλακτικών υλοποιήσεων της, καθώς και ένα εργαλείο για επιλογή των βέλτιστων μεγεθών των τρανζίστορ αρκετά γρήγορο ώστε να χρησιμοποιείται επαναληπτικά εντός της βασικής διαδικασίας βελτιστοποίησης.

2.4.1 Παράδειγμα τροποποίησης λογικής δομής.


Ας υποθέσουμε ότι χρειάζεται να υλοποιήσουμε μια πύλη OR δυο εισόδων κάτω από ένα συγκεκριμένο χρονικό όριο. Στο τέλος αυτής της διαδικασίας έχουμε δύο εναλλακτικές επιλογές όπως φαίνεται στην εικόνα 3.



Εικόνα 3: Εναλλακτικές υλοποιήσεις μιας πύλης OR

Προκειμένου να συγκρίνουμε τις δύο αυτές υλοποιήσεις πρώτα θα πρέπει να προσαρμόσουμε τα μεγέθη των τρανζίστορ που τις αποτελούν με κριτήριο την καθυστέρηση που θέλουμε να έχει αυτή η τοπολογία και θα είναι κοινή και για τις δύο περιπτώσεις. Η μέθοδος του logical effort[69] θα χρησιμοποιηθεί για αυτό τον σκοπό. Για την εφαρμογή της μεθόδου θεωρήσαμε δεδομένη την χωρητικότητα που καλούνται να οδηγήσουν οι τοπολογίες καθώς και την καθυστέρηση που θέλουμε να τους προσδώσουμε. Ο τρόπος με τον οποίο εξάγαμε τις τιμές της χωρητικότητας και της καθυστέρησης θα αναλυθεί παρακάτω. Για την ώρα ας θεωρήσουμε ότι θέλουμε απλά να βρούμε ποια από τις δύο τοπολογίες είναι η καλύτερη ως προς την στατική κατανάλωση και κάτω από τις προαναφερθείσες συνθήκες. Δεδομένης της καθυστέρησης που θέλουμε να έχει στην πύλη αλλά και της χωρητικότητας που θέλουμε να οδηγήσουμε μπορούμε να ορίσουμε τα μεγέθη των τρανζίστορ όπως αυτά φαίνονται στην εικόνα 4. Η εξαγωγή αυτών των αποτελεσμάτων έγινε με την χρήση της μεθόδου του logical effort[69] θεωρώντας ότι όλες οι πύλες είναι ομοιόμορφα ζυγισμένες. Με αυτό τον τρόπο εξασφαλίσαμε ότι οι δύο υλοποιήσεις της αρχικής πύλης θα έχουν την ίδια καθυστέρηση.

Βασιζόμενη πλέον σε δεδομένες τιμές για τα μεγέθη τρανζίστορ το επόμενο βήμα είναι ο χαρακτηρισμός της κάθε πύλης ως προς την κατανάλωση. Τα αποτελέσματα αυτής της διαδικασίας φαίνονται στον πίνακα 1.



Εικόνα 4: Μεγέθη τρανζίστορ για τις 2 υλοποιήσεις

Ξεκάθαρα η υλοποίηση NOR-NOT είναι ανώτερη από την δεύτερη ως προς την κατανάλωση στατικής ισχύς παρόλο που έχουν και οι δύο την ίδια ταχύτητα.

Πίνακας 1: Στατική ενέργεια των διαφορετικών υλοποιήσεων

Διάνυσμα εισόδων	NOR-NOT	NOT-NAND
0 0	11.65	19.93
0 1	12.30	18.60
1 0	12.30	18.60
1 1	17.26	17.26

Γίνεται πλέον φανερό ότι ορισμένες τοπολογίες μπορούν να αποδώσουν λιγότερη κατανάλωση στατικής ισχύς από κάποιες ισοδύναμες κάτω από τις ίδιες απαιτήσεις για ταχύτητα και θα είχαμε μια αισθητή μείωση στην συνολική στατική ισχύς του κυκλώματος αν μπορούσαμε να προσδιορίσουμε εναλλακτικές τοπολογίες για τα κομμάτια του κυκλώματος που να καταναλώνουν λιγότερη ενέργεια με την ίδια ταχύτητα.


2.5 Τοπική αναδόμηση τοπολογίας

Η προτεινόμενη διαδικασία για ελαχιστοποίηση στατικής κατανάλωσης διαιρεί το κύκλωμα σε μικρά υποκυκλώματα τα οποία θα έχουν το σχήμα λογικού κώνου ενός, ορισμένου από πριν, βάθους και συστηματικά προσπαθεί να τα αντικαταστήσει με ισοδύναμα υποκυκλώματα που έχουν μικρότερη κατανάλωση αλλά με την ίδια ή ακόμα και καλύτερη απόδοση ως προς την ταχύτητα. Ένα διάγραμμα της διαδικασίας φαίνεται στην εικόνα 5.

Αρχική είσοδος της διαδικασίας είναι ένα δομημένο standard-cell κύκλωμα το οποίο έχει ήδη γίνει synthesized. Κάθε κελί της standard cell βιβλιοθήκης έχει προ-χαρακτηριστεί ως προς στατική κατανάλωση και καθυστέρηση (υποενότητα 2.5.1) και εξάγεται ένα μοντέλο έχοντας το πλάτος (W) των τρανζίστορ σαν παράμετρο. Στο αρχικό κύκλωμα γίνεται μια εκτίμηση κατανάλωσης και χρονισμού μέσω static timing analysis ως σημείο αναφοράς για την συνέχεια.

Για κάθε κόμβο του κυκλώματος, ξεκινώντας από αυτούς κοντά στις εισόδους και συνεχίζοντας προς αυτούς κοντά στις εξόδους κάνουμε μια Depth First Search (DFS) διάσχιση του κυκλώματος όπου μαρκάρεται ένας κομμάτι του λογικού κυκλώματος σε σχήμα κώνου που περιέχει έναν, καθορισμένο από τον χρήστη, αριθμό λογικών επιπέδων. Γίνεται μια εκτίμηση της στατικής ενέργειας που καταναλώνεται από αυτόν τον κώνο, όπως επίσης και της καθυστέρησης από κάθε είσοδο ως στην έξοδο. Η λογική συνάρτηση του κώνου εξάγεται, απλοποιείται και βάση αυτής δημιουργούνται εναλλακτικές ισοδύναμες τοπολογίες (υποενότητα 2.5.2). Για κάθε ισοδύναμη τοπολογία γίνεται ανάλυση και εύρεση των βέλτιστων μεγεθών για τα τρανζίστορ (υποενότητα 2.5.6) στην οποία διαπιστώνεται και αν η συγκεκριμένη τοπολογία μπορεί να εκπληρώσει τις συγκεκριμένες χρονικές απαιτήσεις. Με δεδομένα πλέον τα μεγέθη των πυλών εξάγεται και το ποσό κατανάλωσης στατικής ενέργειας που καταναλώνει αυτή η τοπολογία (υποενότητα 2.5.7). Αν τα χρονικά όρια τηρούνται και η καταναλισκόμενη ενέργεια είναι λιγότερη από την υπάρχουσα τοπολογία στο κύκλωμα τότε γίνεται αντικατάσταση της παλιάς τοπολογίας με την νέα η οποία εισάγεται στο κύκλωμα. Αυτή η διαδικασία στην συνέχεια θα εφαρμοστεί και στους επόμενους κόμβους έως ότου περάσει από όλους τους κόμβους του αρχικού κυκλώματος.

Τελικά γίνεται ανάλυση ως προς την κατανάλωση στατικής ενέργειας και καθυστέρησης του ολικού κυκλώματος για να διαπιστωθεί το ποσοστό βελτίωσης ενώ εφαρμόζεται και ένα βήμα επαλήθευσης για να επιβεβαιώσει ότι το νέο κύκλωμα είναι ισοδύναμο με το αρχικό.




Εικόνα 5: Διάγραμμα διαδικασίας

2.5.1. Χαρακτηρισμός για στατική ενέργεια και καθυστέρηση.

Η πιο αποδοτική και πρακτική μέθοδος για εκτίμηση της στατικής ενέργειας που καταναλώνει μια πύλη είναι μέσω των μεθόδων που περιγράφονται στα [65] και [66]. Ακολουθώντας αυτή την διαδικασία κάνουμε μια ανάλυση σε επίπεδο τρανζίστορ σε κάθε λογική πύλη για όλες τις δυνατά διανύσματα εισόδου της. Βασιζόμενοι στην μεθοδολογία του [65] μπορούμε να εξάγουμε τα ρεύματα διαρροής ανεξαρτήτου του μοντέλου τεχνολογίας. Αντίστοιχα βέβαια υπάρχει και η δυνατότητα σύνδεσης με κάποια συγκεκριμένη τεχνολογία όπου η εξαγωγή των ρευμάτων διαρροής γίνεται μέσω μιας διαδικασία προ-χαρακτηρισμού με χρήση μιας SPICE μηχανής για ακρίβεια. Στο τέλος αυτής της διαδικασίας συμπληρώνουμε ένα lookup table (LUT) με τις τιμές του ρεύματος διαρροής για κάθε δυνατό διάνυσμα εισόδου όπως φαίνεται στην εικόνα 6. Αυτός ο πίνακας χαρακτηρίζει την συγκεκριμένη πύλη και είναι ανάλογος με τα μεγέθη των τρανζίστορ που την απαρτίζουν.

Ο χαρακτηρισμός ως προς την καθυστέρηση βασίζεται στην μέθοδο του logical effort και μπορεί να προσαρμόζεται κάθε φορά ανάλογα με την χωρητικότητα που οδηγεί η πύλη αλλά και τα μεγέθη των τρανζίστορ.




Εικόνα 6: Πίνακας στατικού ρεύματος

2.5.2. Καθορισμός τοπολογίας.

Όπως αναφέρθηκε και πιο πάνω, κάθε κόμβος του κυκλώματος αναλύεται με σκοπό την αναδόμηση της λογικής που την οδηγεί. Χρησιμοποιώντας έναν κόμβο του κυκλώματος σαν σημείο αναφοράς δημιουργούμε έναν κώνο από τις πύλες που τον οδηγούν διασχίζοντας το κύκλωμα προς τα πίσω με μέθοδο διάσχισης προς το βάθος(depth search first DSF) για ένα συγκεκριμένο, καθορισμένο από τον χρήστη, αριθμό επιπέδων. Οι πύλες που εισάγονται στον κώνο, μαρκάρονται και αποτελούν την αρχική τοπολογία αναφοράς. Επιλέγοντας έναν μεγάλο αριθμό επιπέδων για τον κώνο θα δημιουργούσαμε μια μεγάλη λογική συνάρτηση, κάτι που με την σειρά του θα έδινε έναν αντίστοιχα μεγάλο αριθμό από ισοδύναμες

τοπολογίες. Αυτή η εξέλιξη θα οδηγήσει σε σημαντική αύξηση του χρόνου εκτέλεσης για την διαδικασία καθώς κάθε τοπολογία θα πρέπει να αναλυθεί ως προς την απόδοση και την στατική ενέργεια. Από την άλλη μεριά η επιλογή ενός μικρού αριθμού επιπτέδων θα περιορίσει την δυνατότητα για επίτευξη καλών αποτελεσμάτων καθώς η ανάλυση θα περιορίζεται σε πολύ μικρό αριθμό πυλών του κυκλώματος κάθε φορά.


Όταν καθορίζουμε την τοπολογία, δηλαδή επιλέγουμε από το αρχικό κύκλωμα τις πύλες που την απαρτίζουν, πρέπει να καθορίσουμε και τις εισόδους της. Δημιουργώντας έναν κώνο με συγκεκριμένο αριθμό επιπτέδων δεν καλύπτουμε κάποια προβλήματα που μπορεί να αναδειχτούν. Ένα τέτοιο πρόβλημα εμφανίζεται όταν ένας κόμβος που αποτελεί είσοδο της τοπολογίας αποτελεί την ίδια στιγμή και εσωτερικό κόμβο της. Για την αντιμετώπιση του προβλήματος πρέπει πρώτα να εντοπίσουμε την εμφάνιση τέτοιων κόμβων και να συνεχίσουμε την διάσχιση προς τα πίσω για όσα επιπλέον στάδια χρειαστεί. Όπως φαίνεται και στην εικόνα 7 αρχίζουμε από έναν κόμβο αναφοράς (Reference node) και διασχίζουμε την τοπολογία προς τα πίσω για ένα προκαθορισμένο βάθος 3 επιπτέδων. Αρχικά από το μονοπάτι ($a1, a5, a4$) ορίζουμε τους κόμβους 2 και 3 σαν εισόδους της τοπολογίας. Στην συνέχεια ξεκινώντας πάλι από τον κόμβο αναφοράς και μέσω του μονοπατιού ($a1, a2, a3$) θέτουμε τον κόμβο 1 σαν είσοδο της τοπολογίας. Το πρόβλημα εδώ είναι ότι ο κόμβος 1 αποτελεί εσωτερικό κόμβο της τοπολογίας καθώς είναι έξοδος της πύλης $a4$ που έχει εισόδους τους κόμβους 2 και 3. Η λύση σε αυτό το πρόβλημα είναι να συνεχίσουμε την διάσχιση (όσον αφορά το μονοπάτι $(a1, a2, a3)$).



Εικόνα 7: Εύρεση ορίων της τοπολογίας

Όταν εισάγουμε κομμάτια του κυκλώματος στον κώνο πρέπει να έχουμε υπόψη ότι σε περίπτωση αντικατάστασης όλες οι εσωτερικές πύλες του κώνου θα πρέπει να απομακρυνθούν. Ωστόσο υπάρχει η πιθανότητα να έχουμε έναν εσωτερικό κόμβο που να οδηγεί πύλες εκτός της επιλεγμένης τοπολογίας. Αν συμβεί κάτι τέτοιο τότε οι πύλες που οδηγούν αυτόν τον κόμβο δεν μπορούν να απομακρυνθούν καθώς η λογική που οδηγεί τις

εξωτερικές πύλες χρειάζεται να μείνει. Σε αυτές τις περιπτώσεις είναι αναπόφευκτό να χρειαστεί να κρατήσουμε ένα μέρος του κυκλώματος αναφοράς για να διατηρήσουμε την λογική συμπεριφορά εκτός της συγκεκριμένης τοπολογίας. Από την άλλη μεριά όμως αυτό το κομμάτι του κυκλώματος θα έχει πλέον λιγότερη χωρητικότητα να οδηγήσει καθώς οι εσωτερικές πύλες που οδηγούσε πριν θα απομακρυνθούν. Όπως φαίνεται και στην εικόνα 8 οι πύλες a1 έως a8 αποτελούν μια τοπολογία. Ωστόσο ο κόμβος 1 που είναι η έξοδος της πύλης a4 οδηγεί μια πύλη εκτός της συγκεκριμένης τοπολογίας. Αν οι πύλες a4,a7,a8 του κυκλώματος αφαιρεθούν τότε η λογική που έδινε ο κόμβος 1 στην εξωτερική πύλη θα χαθεί. Για να αντιμετωπιστεί αυτό το πρόβλημα θα δημιουργηθούν αντίγραφα των πυλών a4,a7,a8 και θα ανατεθεί σε αυτά να οδηγούν την εξωτερική πύλη, ενώ οι αρχικές πύλες θα αφαιρεθούν από το κύκλωμα. Τα αντίγραφα των πυλών ωστόσο θα έχουν μικρότερα μεγέθη καθώς θα χρειάζεται να οδηγούν μόνο τις πύλες που βρίσκονταν εκτός της τοπολογίας.




Εικόνα 8: Πρόβλημα εξωτερικής συνδεσιμότητας

2.5.3. Εξαγωγή λογικής συνάρτησης και ελαχιστοποίηση.

Η μέθοδος εξαγωγής της λογικής συνάρτησης ενεργεί βάση μιας DFS διάσχισης της τοπολογίας ξεκινώντας πάντα από τον κόμβο αναφοράς στην κορυφή του κώνου. Αυτό επιτυγχάνεται χρησιμοποιώντας τους βασικούς δυαδικούς συντελεστές (AND, OR και NOT) βασιζόμενο της λογικής συνάρτηση κάθε πύλης κατά την DFS διάσχιση. Το βάθος κάθε διάσχισης καθορίζεται από τις εισόδους της τοπολογίας όπως αυτές ορίστηκαν με τον τρόπο που περιγράφηκε παραπάνω. Όταν συναντηθεί κατά την διάσχιση ένας τέτοιος κόμβος η διάσχιση σταματάει. Για κάθε πύλη που συναντάμε κατά την διάσχιση της τοπολογίας αποτιμούμε την λογική της συνάρτηση και την χρησιμοποιούμε για να δημιουργήσουμε την λογική συνάρτηση του κόμβου

αναφοράς χρησιμοποιώντας τους συντελεστές (+) για λογική OR, (*) για AND και (NOT) για αντιστροφή. Ένα παράδειγμα που δείχνει πως λειτουργεί αυτή η διαδικασία φαίνεται στην εικόνα 9 όπου ένα τμήμα της λογικής συνάρτησης εξάγεται κατά την διάσχιση του μονοτατιού ($a_1 \rightarrow a_2 \rightarrow a_3 \rightarrow a_4$). Για κάθε βήμα της διάσχισης φαίνεται μια απεικόνιση της λογικής συνάρτησης όπως έχει εξαχθεί έως εκείνη την στιγμή. Στην εικόνα 9(a) υπολογίζεται η λογική συνάρτηση της πύλης a_1 . Σε αυτό το σημείο οι πύλες a_1 και a_2 θεωρούνται είσοδοι στην πύλη a_1 . Στην εικόνα 9(b) διανύοντας ακόμα ένα επίπεδο προς τα πίσω η πύλη a_2 αντικαθίσταται από την συνάρτηση της. Η διαδικασία συνεχίζει με αυτόν τον τρόπο έως ότου φτάσει στις εισόδους που στην προκειμένη περίπτωση είναι οι κόμβοι x και y . Ο DFS αλγόριθμος θα κάνει την ίδια διαδικασία για τις πύλες a_5 και a_6 μέχρι η λογική συνάρτηση του αρχικού κόμβου αναφοράς να περιέχει μόνο τους κόμβους εισόδου της τοπολογίας.



Εικόνα 9: Εξαγωγή συνάρτησης υπο-κυκλώματος

Η εξαγόμενη συνάρτηση αναλύεται βάση ιδιοτήτων της δυαδικής άλγεβρας όπως μετασχηματισμό De Morgan, εξάλειψη διπλής αντιστροφής, και των βασικών μετασχηματισμών της Boolean άλγεβρας και μετατρέπεται σε μορφή Disjunctive Normal Form (DNF) που είναι ουσιαστικά σε άθροισμα γινομένων. Στην συνέχεια γίνεται ελαχιστοποίηση της συνάρτησης με χρήση της μεθόδου Quine-McCluskey όπου και η ελαχιστοποιημένη συνάρτηση θα έχει και αυτή την μορφή αθροίσματος γινομένων.


2.5.4 Εξαγωγή ισοδύναμων τοπολογιών

Έχοντας σαν βάση την ελαχιστοποιημένη συνάρτηση προχωρούμε στην δημιουργία μια αρχικής τοπολογίας, υποψήφιας να αντικαταστήσει την ήδη υπάρχουσα. Δεδομένου της μορφής της ελαχιστοποιημένης συνάρτησης η υλοποίηση του κυκλώματος μπορεί να γίνει εύκολα με την χρήση μιας πύλης OR στην κορυφή, ακολουθούμενη από πύλες AND, μια για κάθε όρο γινομένου και πύλες NOT όπου χρειάζεται αντιστροφή κάποιας εισόδου. Η αρχική δομή θα χρησιμοποιηθεί σαν βάση και με μετατροπές πάνω στις πύλες αυτής της τοπολογίας μπορούμε να εξαγάγουμε έναν μεγάλο αριθμό από ισοδύναμες τοπολογίες.

Έχουμε υλοποίησει μια μέθοδο που εφαρμόζει τις προαναφερθείσες μετατροπές πάνω στην αρχική τοπολογία, με όλους τους δυνατούς συνδυασμούς και αποθηκεύονται εκείνες τις τοπολογίες που πετυχαίνουν την καλύτερη απόδοση όσων αφορά την στατική κατανάλωση. Όπως φαίνεται και στην εικόνα 10 για την υλοποίηση μιας XOR συνάρτησης $F = X \oplus Y$ η αρχική συνάρτηση σε μορφή DNF είναι $F = X' Y + XY$. Η αρχική τοπολογία που εξάγεται είναι αυτή που φαίνεται στην εικόνα 10(a). Εισάγουμε έναν δυαδικό αριθμό N ψηφίων τον οποίο αποκαλούμε Ncounter όπου N είναι ο αριθμός των πυλών που υπάρχουν στην αρχική τοπολογία πλην των πυλών NOT. Αντιστοιχίζουμε από ένα ψηφίο του Ncounter σε κάθε μια πύλη της αρχικής τοπολογίας. Με τον Ncounter να έχει αρχική τιμή «000» αρχίζουμε από την αρχική τοπολογία (a) και ο Ncounter μετράει έως την τιμή «111». Για κάθε τιμή του Ncounter εξάγουμε και από μια ισοδύναμη τοπολογία κάνοντας μετατροπή De Morgan σε κάθε πύλη της αρχικής τοπολογίας όπου το αντίστοιχο bit του Ncounter είναι ‘1’. Αυτή η διαδικασία θα μας δώσει όλους τους συνδυασμούς μετατροπών De Morgan που θα μπορούσαν να γίνουν στην αρχική τοπολογία (a). Στην εικόνα 10(b) και (c) φαίνονται δύο στιγμιότυπα της διαδικασίας όπου ο Ncounter έχει τιμές «100» και «110» αντίστοιχα. Στο συγκεκριμένο παράδειγμα αυτή η μέθοδος θα εξάγει $2^3 = 8$ δηλαδή 8 ισοδύναμες τοπολογίες, όλες διαφορετικές μεταξύ τους.

Η τακτική αυτή επιτρέπει από την αρχική και μόνο τοπολογία να γνωρίζουμε τον αριθμό των ισοδύναμων τοπολογιών, βεβαιώνει ότι κάθε μια από αυτές τις τοπολογίες είναι μοναδική από την άποψη ότι δεν υπάρχει άλλη ταυτόσημη ενώ δίνει την δυνατότητα να προσδιορίσουμε την κάθε μια από τις ισοδύναμες τοπολογίες κοιτώντας μόνο την αρχική και τον Ncounter. Η τελευταία ιδιότητα μάλιστα επιτρέπει και την παραλληλοποίηση την όλης διαδικασίας με σχετικά απλό τρόπο. Αυτό γίνεται με τον διαμοιρασμό διαδικασίας ανάλυσης σε παράλληλους υπολογιστές δίνοντας σαν αρχικά

δεδομένα την αρχική τοπολογία και το σύνολο των τιμών του Ncounter που θέλουμε να αναλυθούν εκεί. Αυτά τα στοιχεία είναι αρκετά για να εξαχθεί επακριβώς η αντίστοιχη σε κάθε τιμή του Ncounter ισοδύναμη τοπολογία και από εκεί και πέρα να συνεχιστεί η διαδικασία χαρακτηρισμού κάθε τοπολογίας ως προς την κατανάλωση.




Εικόνα 10: Εξαγωγή ισοδύναμων τοπολογιών

2.5.5 Μείωση αριθμού εισόδων των πυλών

Είναι γνωστό στον τομέα των ψηφιακών ότι μια στατική πύλη πολλών εισόδων συνήθως αποδίδει πιο αργές μεταβάσεις από μια αντίστοιχη με λιγότερες. Ειδικά για τις κλασικές υλοποιήσεις πυλών τύπου NAND και NOR αυτό ισχύει καθώς και για τις δύο περιπτώσεις η ύπαρξη πολλών εισόδων μεταφράζεται σε πολλά τρανζίστορ σε σειρά οπότε και σε μεγαλύτερη καθυστέρηση. Προκειμένου να αντιμετωπιστεί αυτό το φαινόμενο, όταν συναντάται σε μια τοπολογία, πύλη όπου ο αριθμός των εισόδων της είναι πάνω από δύο υπάρχει η δυνατότητα να «σπάσει» σε μικρότερες χωρίς φυσικά να αλλάζει η συνολική λογική συμπεριφορά της. Έτσι για παράδειγμα, όπως φαίνεται και στην εικόνα 11 μια πύλης NAND τεσσάρων εισόδων μπορεί να σπάσει σε τρεις πύλες των δύο εισόδων ή σε δύο πύλες με δύο και


τρεις εισόδους αντίστοιχα. Σε όλες τις περιπτώσεις η λογική συνάρτηση που δίνουν στην έξοδο είναι η ίδια. Απλά αν η αρχική είναι $(abcd)'$ τότε στην περίπτωση (i) είναι $((ab)(cd))'$ και στην περίπτωση (ii) είναι $(a(bcd))'$ που ουσιαστικά είναι η ίδια.



Εικόνα 11: Διάσπαση πύλης πολλών εισόδων

Μια πύλη μπορεί να διασπαστεί με πολλούς τρόπους. Στο παραπάνω παράδειγμα φαίνονται μόνο δύο από αυτούς αλλά στην πραγματικότητα είναι πολλοί περισσότεροι. Μάλιστα ο τρόπος που θα γίνει η ένωση με τις εισόδους διαφοροποιεί τις τοπολογίες. Έτσι για παράδειγμα στην περίπτωση (ii) της εικόνας 11 θα είχαμε άλλη τοπολογία αν στην θέση της εισόδου a βάζαμε της είσοδο b, άλλη περίπτωση για την c και άλλη για την d. Γίνεται φανερό ότι το πλήθος των ισοδύναμων τοπολογιών αρχίζει να γίνεται πολύ μεγάλο. Αυτό που κάνουμε λοιπόν είναι να φτιάξουμε έναν ευρυστικό αλγόριθμο που θα υλοποιεί μόνο εκείνες τις τοπολογίες που θεωρητικά θα δώσουν το καλύτερο αποτέλεσμα. Έτσι λοιπόν αυτό που κάνει ο αλγόριθμος είναι να σπάει την πύλη με τέτοιο τρόπο ώστε να ευνοεί ένα μονοπάτι που πιθανώς να ανήκει σε ένα κρίσιμο μονοπάτι. Όπως φαίνεται στην εικόνα 12 έχουμε μια πύλη NAND τεσσάρων εισόδων. Μέσω αυτής της πύλες περνάει ένα κρίσιμο (ή σχεδόν κρίσιμο) μονοπάτι και διέρχεται από την είσοδο A. Αυτό που κάνει ο αλγόριθμος είναι να σπάσει την πύλη έτσι ώστε να απελευθερώσει αυτό το μονοπάτι όσο περισσότερο μπορεί. Για τις άλλες τρεις εισόδους συγκεντρώνονται σε μια τρίτη πύλη η οποία μάλιστα δεν αποκλείεται σε μια περεταίρω ανάλυση να διασπαστεί και αυτή καθώς έχει πάνω από δύο εισόδους. Αυτή η διάσπαση δεν θα είναι η μοναδική που θα γίνει σε αυτή την πύλη της τοπολογίας, και δεν είναι καν βέβαιο ότι η βέλτιστη τελικά τοπολογία που θα επιλεγεί θα εμπεριέχει και αυτή μέσα. Έχει ωστόσο πολύ καλές προοπτικές από άποψη ότι ελευθερώθηκε όσο το δυνατόν περισσότερο το

κρίσιμο μονοπάτι καθώς περνά μόνο μια πύλη δύο εισόδων. Από την άλλη εκεί που υπάρχουν οι μεγάλες πύλες δεν υπάρχουν μεγάλες απαιτήσεις σε ταχύτητα. Έτσι θα αναγκαστούμε να μεγαλώσουμε για να κάνουμε γρήγορη μόνο μια μικρή πύλη που τραβάει λιγότερο ρεύμα ενώ τις μεγάλες και «ενεργοβόρες» πύλες που δεν πιέζονται ιδιαίτερα από χρονικά όρια μπορούμε να τις μικρύνουμε.



Εικόνα 12: Διάσπαση πύλης με εύνοια κρίσιμου τμήματος

Από την μέχρι τώρα περιγραφή της διαδικασίας γίνεται φανερό ότι η πρώτη ισοδύναμη τοπολογία που αποτελεί αναπαράσταση της ελαχιστοποιημένης συνάρτησης θα είναι και αυτή που θα περιέχει πύλες πολλών εισόδων, ανάλογα βέβαια με την συνάρτηση. Έτσι θα καλύψουμε ένα ευρύ φάσμα περιπτώσεων για την πιθανή βέλτιστη τοπολογία που περιέχει τόσο πύλες πολλών όσο και πύλες λίγων εισόδων.

2.5.6 Χρονική ανάλυση τοπολογιών

Η κατασκευή μιας ισοδύναμης τοπολογίας πρέπει να γίνει κάτω από συγκεκριμένους περιορισμούς. Αυτοί οι περιορισμοί έχουν να κάνουν κυρίως με χρονικές καθυστερήσεις αλλά και με χωρητικότητες. Το χρονικό περιθώριο (signal lag) από κάθε είσοδο προς την έξοδο πρέπει να αναλυθεί ξεχωριστά και το τελικό αποτέλεσμα θα πρέπει να εξασφαλίζει ότι η καθυστέρηση του κόμβου εξόδου δεν θα οδηγήσει σε αύξηση της καθυστέρησης του κυκλώματος. Η καθυστέρηση από κάθε μονοπάτι προς την έξοδο του υποκυκλώματος για κάθε τοπολογία, όσο η σχεδίαση είναι ακόμα ανεξάρτητη τεχνολογίας, εξαρτάται κυρίως από τα μεγέθη των πυλών. Κάτι αντίστοιχο ισχύει και με την στατική κατανάλωση η οποία είναι ανάλογη των μεγεθών των τρανζίστορ, όπως φαίνεται στην συνάρτηση (9). Επομένως η εύρεση των

βέλτιστων μεγεθών των πυλών της κάθε τοπολογίας αποτελεί καθοριστικό παράγοντα για τον για την συμπεριφορά της τοπολογίας και την κατανάλωσης της.

$$I_{subthreshold} = \mu_0 C_{ox} \frac{W}{L} V_T^2 e^{1.8} e^{\frac{(V_{gs}-V_{th})}{nV_T}} \quad (9)$$

Ο βασικότερος στόχος είναι να βρεθούν τα ελάχιστα μεγέθη των πυλών που δεν παραβιάζουν τους χρονικούς περιορισμούς. Είναι σημαντική η επίτευξη μικρών μεγεθών τρανζίστορ καθώς έτσι επιτυγχάνεται και μείωση της κατανάλωσης στατικής ισχύος και ένας τρόπος για να το κάνουμε αυτό είναι εκμεταλλευόμενοι το χρονικό περιθώριο που έχει ο κάθε κόμβος. Όπως αναφέρθηκε και πιο πριν υπάρχει ένα χρονικό περιθώριο που κάθε κόμβος έχει ώστε να χαρακτηρίστεί το μονοπάτι στο οποίο ανήκει κρίσιμο. Μόνο αν ανήκει ήδη στο κρίσιμο μονοπάτι τότε το χρονικό περιθώριο είναι μηδέν. Μέσω της αλλαγής των μεγεθών μπορούμε να διαμορφώσουμε την καθυστέρηση κάθε τοπολογίας και εκμεταλλευόμενοι αυτό το περιθώριο μπορούμε να κερδίσουμε λίγο μικρότερα τρανζίστορ.

Κατά την ανάλυση της τοπολογίας γίνεται μια ταξινόμηση όλων των μονοπατιών ανάλογα με το την καθυστέρηση που έχουν, με αυτό που έχει τη μικρότερη να αποτελεί προτεραιότητα μας. Σαν καθυστέρηση μονοπατιού ουσιαστικά αναφερόμαστε στην διαφορά ανάμεσα στον μέγιστο χρόνο άφιξης του σήματος στην είσοδο του με τον αντίστοιχο χρόνο άφιξης στην έξοδο. Πρόκειται για την καθυστέρηση που θέλουμε να προσδώσουμε στο μονοπάτι και όχι σε κάποια που μετρήσαμε πάνω σε αυτό αφού δεν έχει διαμορφωθεί πλήρως ακόμα. Προσθέτοντας στην καθυστέρηση της εξόδου το χρονικό περιθώριο της ουσιαστικά έχουμε μια μεγαλύτερη καθυστέρηση μονοπατιού την οποία μπορούμε να προσδώσουμε στην κάθε ισοδύναμη τοπολογία χωρίς να επηρεάσουμε την συνολική καθυστέρηση του κυκλώματος. Μεγαλύτερο περιθώριο καθυστέρησης μεταφράζεται και σε μικρότερα μεγέθη τρανζίστορ κάτι που οδηγεί πιο κοντά στον στόχο μας που είναι μείωση την στατικής κατανάλωσης. Ένας απαράβατος κανόνας επίσης είναι η μη αύξηση την συνολικής χωρητικότητας κάθε κόμβου εισόδου σε σχέση με αυτήν που είχε αρχικά. Μια παραβίαση αυτού του κανόνα θα οδηγούσε σε αύξηση της καθυστέρησης σε αυτή την είσοδο κάτι που μπορεί να βγάλει το τελικό κύκλωμα εκτός προδιαγραφών όσων αφορά την συνολική καθυστέρηση. Αν ένα μονοπάτι δεν μπορεί να αποδώσει την απαιτούμενη καθυστέρηση χωρίς να παραβιάζει αυτόν τον κανόνα τότε διαγράφεται.

Η χρονική ανάλυση της τοπολογίας γίνεται σε δύο επίπεδα. Πρώτα αναλύουμε το κύκλωμα υπολογίζοντας την συνολική καθυστέρηση κάθε κόμβου. Θεωρούμε ότι το αρχικό κύκλωμα το οποίο καλούμαστε να βελτιστοποιήσουμε έχει ήδη υποβληθεί σε κάποιου είδους βελτιστοποίηση τουλάχιστον ως προς τον χρόνο. Σκοπός μας επομένως δεν είναι να

προχωρήσουμε σε περεταίρω μείωση της καθυστέρησης του κυκλώματος αλλά σε μείωση της στατικής κατανάλωσης διατηρώντας την καθυστέρηση αναλλοίωτη. Επίσης πρέπει να αναφερθεί εδώ ότι απαιτείται οι έξοδοι του συνολικού κυκλώματος να οδηγούν κάποια χωρητικότητα, διαφορετικά θα μπορούσαμε απλά να μειώσουμε ομοιόμορφα τα μεγέθη όλων των πυλών έως τα όρια της τεχνολογίας χωρίς την παραμικρή μεταβολή της καθυστέρησης. Για τον υπολογισμό της καθυστέρησης χρησιμοποιούμε έναν αλγόριθμο στατικής ανάλυσης χρόνου βασιζόμενο στο μοντέλο καθυστέρησης του logical effort. Υλοποιήσαμε επίσης έναν αλγόριθμο εύρεσης των λάθος μονοπατιών (false paths) προκειμένου να έχουμε την ακριβή εκτίμηση της καθυστέρησης του κυκλώματος.

Έχοντας υπολογίσει την καθυστέρηση του κυκλώματος προχωρούμε στην ανάλυση του χρονικού περιθωρίου κάθε κόμβου. Όπως αναφέραμε και πιο πάνω σαν περιθώριο ορίζουμε την επιπλέον καθυστέρηση που μπορούμε να προσδώσουμε στην πύλη χωρίς να αυξηθεί η μέγιστη καθυστέρηση του κυκλώματος. Πρόκειται για μια παράμετρο που θα εκμεταλλευτούμε κατά την εισαγωγή μιας νέας τοπολογίας στον συγκεκριμένο κόμβο. Ο τρόπος που θα γίνει η εκμετάλλευση του περιθωρίου σε κάποιο κόμβο δεν πρέπει να είναι απόλυτος καθώς έτσι μηδενίζει την αντίστοιχη δυνατότητα των υπολοίπων κόμβων που βρίσκονται στο ίδιο μονοπάτι σε πιο μπροστινό επίπεδο. Αυτό που κάνουμε σε αυτή την περίπτωση είναι μαζί με το χρονικό περιθώριο να αποθηκεύουμε για κάθε κόμβο τον αριθμό των λογικών επιπέδων μπροστά του που αντιστοιχούν στο μονοπάτι που έδωσε αυτό το περιθώριο, στο πιο αργό μονοπάτι δηλαδή που περνάει από τον συγκεκριμένο κόμβο. Έτσι εκμεταλλεύμαστε μόνο ένα ποσοστό του περιθωρίου που έχουμε, αφήνοντας το υπόλοιπο για τους επόμενους κόμβους.

2.5.7 Εύρεση ιδανικών μεγεθών πυλών

Για τον υπολογισμό των βέλτιστων μεγεθών των πυλών ενός μονοπατιού εφαρμόζουμε μια παραλλαγή της μεθόδου του logical effort [69] που παρέχει ένα απλό μοντέλο για υπολογισμό καθυστέρησης και είναι πολύ πρακτικό για εύρεση των μεγεθών των πυλών ενός μονοπατιού. Αυτή η μέθοδος παρέχει τις εξισώσεις (10), (11) και (12) οι οποίες υπολογίζουν την βέλτιστη καθυστέρηση που ένα μονοπάτι μπορεί να παρέχει. Στην (12) υπολογίζεται ο όρος electrical effort ο οποίος εξαρτάτε από τις χωρητικότητες εξόδου και εισόδου. Στην (11) υπολογίζεται το logical effort του μονοπατιού και την (10) υπολογίζεται η βέλτιστη καθυστέρηση που μπορεί να δώσει ένα μονοπάτι.

$$D = NF^{\frac{1}{N}} + P \quad (10)$$


$$F = GBH \quad (11)$$

$$H = \frac{c_{out}}{c_{in}} \quad (12)$$

Η κλασσική μέθοδος θεωρεί ότι στην εξίσωση (12) τόσο η χωρητικότητα εξόδου όσο και η χωρητικότητα εισόδου ενός μονοπατιού είναι σταθερές και μέσω αυτών και των (11),(10) υπολογίζει την καθυστέρηση. Στην δική μας περίπτωση σκοπός δεν είναι η εύρεση της καθυστέρησης αλλά η επίλυση του συστήματος για δεδομένη καθυστέρηση η οποία θα μας δώσει τα ελάχιστα μεγέθη για την επίτευξή της. Η ζητούμενη καθυστέρηση άλλωστε έχει υπολογιστεί με την μέθοδο που εξηγήθηκε πιο πριν με την εκμετάλλευση του χρονικού slack, οπότε σκοπός είναι η εύρεση των μεγεθών των πυλών, συμπεριλαμβανομένης και της χωρητικότητας εισόδου του μονοπατιού, που θα δώσουν αυτή την καθυστέρηση.

Η ανάλυση της τοπολογίας απαιτεί να εφαρμοστεί αυτή η διαδικασία σε όλα τα μονοπάτια της, από κάθε είσοδο στην έξοδο. Όπως αναφέρθηκε και πριν ο τρόπος που θα γίνει αυτή η ανάλυση είναι με ταξινόμηση των μονοπατιών ανάλογα με την καθυστέρηση που κάθε μονοπάτι πρέπει να έχει. Η ανάλυση θα ξεκινήσει από το μονοπάτι που πρέπει να έχει την μικρότερη καθυστέρηση, καθώς αυτό θα έχει και το πιο δύσκολο έργο μιας και η παραβίαση των χρονικών περιορισμών θα θέσουν εκτός υποψηφιότητας για αντικατάσταση την συγκεκριμένη τοπολογία. Αν κατά την ανάλυση αυξηθεί η χωρητικότητα της εισόδου τότε η τοπολογία δεν μπορεί να εκπληρώσει τους χρονικούς περιορισμούς οπότε απορρίπτεται.

Επειδή η εφαρμογή της μεθόδου γίνεται σε ένα μονοπάτι και όχι σε ολόκληρη την τοπολογία πρέπει να προσέξουμε το πρόβλημα που δημιουργείται με την διασύνδεση των πυλών. Συγκεκριμένα η μέθοδος του logical effort απαιτεί κατά την τροποποίηση του μεγέθους μιας πύλης να τροποποιηθούν αντίστοιχα και οι γειτονικές πύλες οι οποίες έχουν κάποια κοινή είσοδο με την τροποποιούμενη πύλη. Για να αποφύγουμε να έχουμε αλλοίωση των μεγεθών των πυλών από ανάλυση γειτονικών μονοπατιών επικεντρώνουμε την ανάλυση κάθε φορά σε συγκεκριμένο κομμάτι του μονοπατιού εξασφαλίζοντας ότι ο αλγόριθμος δεν θα εφαρμοστεί σε κάποια πύλη παραπάνω από μια φορά. Αυτό γίνεται θεωρώντας ότι το μέγεθος κάθε πύλης που διαμορφώνουμε είναι σταθερό για το υπόλοιπο της διαδικασίας και σπάμε το κάθε μονοπάτι σε κομμάτια που δεν περιέχουν τέτοιες πύλες. Στην περίπτωση μας κάθε τοπολογία θα έχει την μορφή μιας ενός γράφου-δένδρου οπότε όλα τα μονοπάτια θα αρχίζουν από κάποια είσοδο την τοπολογίας και θα καταλήγουν είτε στην έξοδο της τοπολογίας είτε σε κάποια σταθερή, για το υπόλοιπο της διαδικασίας, πύλη. Η εικόνα 13 δείχνει την σειρά με την οποία τα μονοπάτια μιας τοπολογίας αναλύονται.



Εικόνα 13: Διαμόρφωση μεγεθών τοπολογίας

Η σειρά με την οποία θα αναλυθούν τα μονοπάτια είναι σημαντική. Πρώτα πρέπει να αναλυθούν τα μονοπάτια με την μικρότερη καθυστέρηση (από είσοδο σε έξοδο) καθώς πιθανά ανήκουν πιο κοντά στο κρίσιμο μονοπάτι. Σαν ένδειξη της βαρύτητας για κάθε μονοπάτι θεωρούμε τον λόγο την καθυστέρησης του ως προς τον αριθμό των πυλών σε αυτό. Έτσι το μονοπάτι με τον μικρότερο συντελεστή καθυστέρηση-ανά-πύλη έχει το δυσκολότερο έργο να κάνει, οπότε και αναλύεται πρώτο. Έχοντας καθορίσει το μονοπάτι που θα αναλυθεί γνωρίζουμε την καθυστέρηση που πρέπει να του προσδώσουμε. Στην εικόνα 13 για παράδειγμα στην ανάλυση του πρώτου μονοπατιού η απαιτούμενη καθυστέρηση εξάγεται από την χρονική απόσταση της καθυστέρησης μεταξύ της εξόδου και της εισόδου input1, οι οποίοι αντιστοιχούν σε κόμβους του αρχικού κυκλώματος και είναι ήδη πλήρως χαρακτηρισμένοι χρονικά. Με το τέλος της διαδικασία στο πρώτο μονοπάτι έχουν χαρακτηριστεί προς την καθυστέρηση όλοι οι κόμβοι του. Στην ανάλυση του δεύτερου μονοπατιού σαν καθυστέρηση εξόδου θα θεωρήσουμε την καθυστέρηση που έχει η είσοδος της πύλης a2 που ανήκει στο πρώτο μονοπάτι. Με αυτό τον τρόπο η ανάλυση του κάθε μονοπατιού δεν θα οδηγήσει σε αλλοίωση του χρονισμού κάποιου άλλου ενώ εκμεταλλευόμαστε πλήρως όποιο χρονικό περιθώριο υπάρχει σε κάθε εσωτερικό κόμβο της τοπολογίας

2.5.8 Υπολογισμός στατικής κατανάλωσης

Όπως αναφέρθηκε και πρωτύτερα κάθε τοπολογία πρέπει να χαρακτηριστεί ως προς την κατανάλωση προκειμένου να υπάρχει η δυνατότητα άμεσης σύγκρισης. Από το κεφάλαιο του υπολογισμού στατικής ενέργειας γνωρίζουμε ότι ο πιο ακριβής τρόπος για να γίνει αυτό είναι μέσω μιας Monte Carlo διαδικασίας η οποία θα κάνει λογική προσομοίωση του κυκλώματος για ένα σύνολο από διανύσματα εισόδων. Η εξαγωγή της κατανάλωσης κάθε πύλης θα γίνει σε συνδυασμό με έναν πίνακα κατανάλωσης όπου αντιστοιχεί την τιμή της στατικής ενέργειας με το

αντίστοιχο διάνυσμα εσόδων. Με αυτόν τον τρόπο μπορούμε εύκολα να χαρακτηρίσουμε ως προς την κατανάλωση το κάθε υπο-κύκλωμα που εξετάζουμε απλά με το να προσθέτουμε την κατανάλωση της κάθε πύλης που εμπεριέχεται σε αυτό. Επίσης το ίδιο ισχύει και για κάθε υποψήφια τοπολογία. Έχοντας υπολογίσει την δομή της και εφαρμόσει το αντίστοιχο μέγεθος σε κάθε πύλη μπορούμε να εξάγουμε την κατανάλωση της χρησιμοποιώντας την αντίστοιχη τεχνική. Σε κάθε κόμβο του αρχικού κυκλώματος υπάρχει ένας καταχωρητής ο οποίος αποθηκεύει τις λογικές τιμές κατά την Monte Carlo προσομοίωση δίνοντας μας έτσι την δυνατότητα να πραγματοποιήσουμε την ίδια διαδικασία για κάθε τοπολογία και να εξάγουμε την στατική ισχύ που την χαρακτηρίζει. Με αυτή την μέθοδο επιτυγχάνεται ακρίβεια στα αποτελέσματα καθώς όλες οι τοπολογίες συγκρίνονται για τα ίδια διανύσματα εισόδου.

2.5.9 Αντικατάσταση τοπολογίας

Όταν βρεθεί μια τοπολογία η οποίο αποδίδει καλύτερα από μια υπάρχουσα τοπολογία τότε γίνεται αντικατάσταση της υπάρχουσας με την νέα. Η διαδικασία αντικατάστασης γίνεται στα παρακάτω βήματα:

1. Αφαίρεση πυλών υποκυκλώματος εκτός εκείνων που δεν μπορούν να αφαιρεθούν(βλ εικόνα 8).
2. Εισαγωγή και διασύνδεση των νέων πυλών της τοπολογίας.
3. Διαμόρφωση χωρητικοτήτων κόμβων εισόδου τοπολογίας.
4. Υπολογισμός νέας χρονικής καθυστέρησης και περιθωρίου στις εισόδους του υποκυκλώματος.
5. Διαμόρφωση τιμών χρονικής καθυστέρησης και περιθωρίου για τους νέους κόμβους της τοπολογίας
6. Διαμόρφωση μεγεθών των πυλών της παλιάς τοπολογίας που δεν μπόρεσαν να απομακρυνθούν(βλ εικόνα 8).
7. Συμπλήρωση καταχωρητών λογικών τιμών Monte Carlo προσομοίωσης των κόμβων της νέας τοπολογίας.
8. Αποθήκευση δεδομένων στατικής κατανάλωσης κάθε πύλης όπως εξήχθησαν στον προ-χαρακτηρισμό.

Μετά από αυτή την διαδικασία έχουμε υπολογίσει για κάθε κόμβο της νέας τοπολογίας την καθυστέρηση και το χρονικό περιθώριο ενώ για τις πύλες της την στατική ενέργεια. Είναι πιθανόν κατά την διαδικασία εύρεσης μεγεθών των πυλών να διαμορφώθηκαν έτσι ώστε το τελικό αποτέλεσμα να οδήγησε σε μείωση της χωρητικότητας των εισόδων του υποκυκλώματος. Αυτό οδηγεί σε μείωση της καθυστέρησης στον αντίστοιχο κόμβο εισόδου οπότε, δεδομένου

ότι το υποκύκλωμα έχει στην χειρότερη περίπτωση την ίδια καθυστέρηση με την προηγούμενη τοπολογία, οδηγεί και σε μείωση της συνολικής καθυστέρησης του κυκλώματος. Συνήθως μια τέτοια εξέλιξη, αν και απρόσμενη είναι καλοδεχούμενη από τον σχεδιαστή. Αν όμως από την άλλη δεν είναι επιθυμητή, για λόγους παραβίασης του hold time συνήθως, μπορεί να αντιμετωπιστεί κάνοντας διαφορετική προσέγγιση του θέματος εύρεσης μεγεθών τοπολογίας με εισαγωγή μιας επιπλέον παραμέτρου, της διατήρησης της χωρητικότητας των εισόδων στα ίδια επίπεδα.

2.5.10. Αποτελέσματα

Η αξιολόγηση του αλγορίθμου έγινε πάνω σε έναν αριθμό κυκλωμάτων από τα κυκλώματα αναφοράς ISCAS 89. Η διαδικασία που ακολουθήθηκε ήταν σύνθεση των κυκλωμάτων από επίπεδο RTL που βρισκόντουσαν με την χρήση του πιο εμπορικά καταξιωμένου εργαλείου σε αυτό τον χώρο, του Design Compiler (DC) της εταιρίας SYNOPSYS. Η προδιαγραφές που δόθηκαν στον DC κατά την σύνθεση ήταν, πρώτων για ελάχιστη καθυστέρηση και δεύτερον για ελάχιστη στατική κατανάλωση. Χρησιμοποιήθηκε μια αυτοσχέδια βιβλιοθήκη με μια πληθώρα δυνατών κελιών στην διάθεση του DC χαρακτηρισμένα πλήρως τόσο ως προς καθυστέρηση όσο και ως προς στατική κατανάλωση. Στην συνέχεια τα κυκλώματα που έδωσε ο DC ως αποτέλεσμα πέρασαν από το δικό μας εργαλείο όπου εφαρμόστηκε η διαδικασία του επανασχεδιασμού. Πρέπει να αναφερθεί ότι οι τιμές των καθυστερήσεων και της στατικής κατανάλωσης που είχε εξάγει ο DC για κάθε κύκλωμα δεν χρησιμοποιήθηκε σε αυτή την φάση αλλά τα κυκλώματα αξιολογήθηκαν από μηδενική βάση. Ο αλγόριθμος εφαρμόστηκε μια φορά πάνω σε κάθε κύκλωμα και σαν έξιδο δόθηκε ένα νέο κύκλωμα για κάθε περίπτωση με επανασχεδιασμένη δομή χρησιμοποιώντας αποκλειστικά και μόνο τα κελιά που υπήρχαν στην αρχική βιβλιοθήκη που έβλεπε ο DC. Τα νέα κυκλώματα αξιολογήθηκαν εκ νέου από την πλατφόρμα του DC και παρακάτω παρουσιάζονται για κάθε περίπτωση οι διαφορές. Η χρήση της πλατφόρμας του DC για την εκτίμηση των αποτελεσμάτων και του ποσοστού βελτίωσης κάθε κυκλώματος επελέγη καθότι πρόκειται για το πιο καταξιωμένο εργαλείο στον χώρο και τα αποτελέσματα όπως και η αξιοπιστία του είναι ευρέος αποδεχτή.

Οι αποκλείσεις που εμφανίζονται στον χρονισμό του κυκλώματος όπως παρουσιάζονται στον πίνακα 2 οφείλονται στον διαφορετικό τρόπο προσέγγισης του μοντέλου καθυστέρησης. Οι αποκλίσεις είναι πολύ μικρές και κατά μέσο όρο της τάξης του 0,5%. Η μείωση στην στατική κατανάλωση ωστόσο παρουσιάζει σημαντική μείωση αν αναλογιστούμε ότι τα κυκλώματα εξήχθησαν από τον DC με προδιαγραφές για την ελάχιστη δυνατή κατανάλωση αυτού του είδους.

Πίνακας 2: Συγκριτικά αποτελέσματα με τον Design Compiler

Circuit	Design Compiler		Our tool		Delay improvement	Leakage improvement
	Delay	Leakage	Dela y	Leakage		
S208	43.63	10890.42	43.75	9951.35	-0.275%	8.623%
S382	50.95	23302.20	51.23	21760.73	-0.550%	6.615%
S400	48.0	23868.32	48.0	23083.04	0.000%	3.290%
S420_1	49.25	19833.98	49.43	17982.06	-0.365%	9.337%
S510	53.45	16296.53	54.05	15375.31	-1.123%	5.653%


Κεφάλαιο 3

Προσομοιωτές Ψηφιακών κυκλωμάτων

3.1. Προσομοιωτές πρώτης γενιάς – SPICE

Το εργαλείο SPICE θεωρείται και σήμερα το βιομηχανικό πρότυπο όσων αφορά τον τομέα της προσομοίωσης τόσο των ψηφιακών, όσο και των αναλογικών κυκλωμάτων. Ειδικά η προσέγγιση του απέναντι στα ψηφιακά, που γίνεται σε επίπεδο τρανζίστορ, είναι ότι καλύτερο υπάρχει από άποψη ακρίβειας αποτελεσμάτων. Η συνεχιζόμενη τάση όμως των ψηφιακών ολοκληρωμένων να ακολουθούν τον νόμο του Moore εδώ και χρόνια, έχει οδηγήσει το πλήθος των τρανζίστορ που τα απαρτίζουν να φτάσουν σε τεράστιους αριθμούς, καθιστώντας την διαδικασία προσομοίωσης τους με αυτόν τον τρόπο αδύνατη.

Για την ιστορία το SPICE όπως και όλα τα εργαλεία αυτής της κατηγορίας δέχεται σαν είσοδο ένα netlist που περιγράφει τα στοιχεία του κυκλώματος (τρανζίστορ, αντιστάσεις, πυκνωτές κ.τ.λ.) καθώς και τον τρόπο διασύνδεσης τους και εξάγει από αυτά μη-γραμμικές διαφορικές αλγεβρικές εξισώσεις προς επίλυση που δίνουν τις τάσεις και τα ρεύματα του κυκλώματος. Συγκεκριμένα για κάθε χρονική στιγμή, ανάλογα με το βήμα προσομοίωσης, το SPICE δημιουργεί ένα γραμμικό μοντέλο μετατρέποντας εισάγοντας έτσι τόσο τα γραμμικά στοιχεία (αντιστάσεις, πυκνωτές, πηνία) όσο και τα μη-γραμμικά (δίοδοι, τρανζίστορ) σε ένα γραμμικό σύστημα πινάκων από την λύση του οποίου εξάγει τις τιμές των τάσεων και των ρευμάτων για την επόμενη χρονική στιγμή, όπως φαίνεται στην εικόνα 14.



Εικόνα 14: Υπολογισμός παραμέτρων κυκλώματος με

επίλυση συστημάτων συστήματος πινάκων

Οι συναρτήσεις που εξάγονται είναι μη-γραμμικές διαφορικές αλγεβρικές συναρτήσεις που λύνονται με χρήση "πεπλεγμένων" μεθόδων ολοκλήρωσης (implicit integration methods), της μεθόδου του Newton και αραιών πινάκων[9]. Μια συνάρτηση λέγεται "πεπλεγμένη" όταν ο έμμεσος ορισμός με βάση τον οποίο παρέχεται δε δίνει αμέσως την ένδειξη των πράξεων που πρέπει να εφαρμοστούν στις ανεξάρτητες μεταβλητές για να βρεθεί η αντίστοιχη τιμή της συνάρτησης (π.χ. Αντίστροφη μέθοδος του Euler). Τέτοιου είδους συναρτήσεις χρησιμοποιούνται ευρέως στα εργαλεία προσομοίωσης ηλεκτρονικών κυκλωμάτων.

Για ένα κύκλωμα που δεν περιέχει μη-γραμμικά στοιχεία η διαδικασία είναι απλή καθώς τα χαρακτηριστικά των στοιχείων που το αποτελούν δεν αλλάζουν οπότε η εύρεση των τιμών τάσης και ρεύματος γίνεται με την επίλυση της παραπάνω συνάρτησης με τις μεθόδους που αναφέρθηκαν. Τα προβλήματα όμως αρχίζουν από την στιγμή που μη-γραμμικά στοιχεία εμπεριέχονται στο κύκλωμα (δίοδοι-τρανζίστορ). Εκεί τα πράγματα περιπλέκουν καθώς ανάλογα με την κατάσταση λειτουργίας κάθε τέτοιου στοιχείου διαμορφώνεται ανάλογα και ο πίνακας G. Κάθε φορά που κατά την διάρκεια της προσομοίωσης έστω και ένα στοιχείο αλλάξει κατάσταση τότε ολόκληρος ο πίνακας πρέπει να ξαναυπολογιστεί. Είναι προφανές λοιπόν ότι για ένα καθαρά ψηφιακό κύκλωμα, το οποίο μπορεί να περιέχει τεράστιο αριθμό από τρανζίστορ τα οποία θα αλλάζουν διαρκώς καταστάσεις, η απόδοση του SPICE μειώνεται δραματικά, σε βαθμό που η χρήση του συγκεκριμένου εργαλείου, αν και παραμένει εξαιρετικά ακριβής, να θεωρείται πρακτικά ασύμφορη έως αδύνατη.

3.2. Προσομοιωτές δεύτερης γενιάς – *Fast-SPICE*

Αν και το SPICE θεωρείται ακόμα και σήμερα αξεπέραστο σε επίπεδο ακρίβειας αποτελεσμάτων υστερεί σημαντικά στον τομέα του χρόνου που

απαιτείται για την εκτέλεση της προσομοίωσης, σε βαθμό που καθιστά την χρήση του από πρακτικά ασύμφορη έως αδύνατη, ειδικά όταν το κύκλωμα δεν είναι μικρό. Η δημιουργία των αντίστοιχων πινάκων και η επίλυση των εξισώσεων σε κάθε βήμα της προσομοίωσης είναι μια πάρα πολύ “βαριά” διαδικασία από πλευράς υπολογιστικής πολυπλοκότητας. Η ανάγκη για πιο πρακτικές λύσεις στον τομέα των προσομοιώσεων οδήγησε στην δημιουργίας μιας δεύτερης γενιάς προσομοιωτών πολλοί εκ των οποίων ανήκουν στην “χαρακτηριστική” κατηγορία των *Fast-SPICE* προσομοιωτών. Πολλές από τις σημερινές εφαρμογές στον τομέα των εργαλείων σχεδίασης (*Electronic Design Automation* ή αλλιώς *EDA*) βασίζονται σε *Fast-SPICE* προσομοιωτές οι οποίοι όμως έρχονται με αρκετούς περιορισμούς και συμβιβαστικές λύσεις.

3.2.1. Πλεονεκτήματα

Τα σημαντικότερα πλεονεκτήματα των *Fast-SPICE* εφαρμογών είναι η κατά πολύ μεγαλύτερη ταχύτητα και οι μειωμένες απαιτήσεις μνήμης σε σύγκριση πάντα με το SPICE που χρειάζονται για την προσομοίωση των κυκλωμάτων. Αυτή η κατηγορία εργαλείων ειδικεύεται κυρίως στα ψηφιακά κυκλώματα. Η επίλυση ωστόσο ενός αναλογικού κομματιού μπορεί να επιτευχθεί με την ενσωμάτωση αντίστοιχων λειτουργιών και αλγορίθμων καθώς πρόκειται κατά κύριο λόγο για γραμμικά κυκλώματα, επεκτείνοντας έτσι τις δυνατότητες προσομοίωσης σε συνδυασμό ψηφιακού-αναλογικού κυκλώματος(mixed mode design).

3.2.2. Μειονεκτήματα

Η μειωμένη ακρίβεια, σε σχέση με το “απόλυτο” που παρέχει το SPICE αποτελεί το σημαντικότερο μειονέκτημα αυτής της κατηγορίας εργαλείων. Αν οι απαιτήσεις σε αυτόν τον τομέα είναι υψηλές τότε η χρήση ενός *Fast-SPICE* εργαλείου ίσως να μην αποτελεί την πιο ενδεδειγμένη λύση. Τις περισσότερες φορές ωστόσο μια απώλεια λίγων ποσοστιαίων μονάδων σε ακρίβεια είναι αμελητέα όταν συνοδεύεται με μείωση κατά δύο τάξεις μεγέθους του απαιτούμενου χρόνου εκτέλεσης της προσομοίωσης. Υπάρχουν επίσης και κάποιοι άλλοι παράγοντες που επηρεάζουν την απόδοση των *Fast-SPICE* εργαλείων και δεν πρέπει να αγνοηθούν:

- Η ύπαρξη πηνίων μπορεί να προκαλέσει σημαντική μείωση στην απόδοση αν εξαιτίας τους δημιουργούνται φαινόμενα ταλάντευσης (όπως συμβαίνει σε RLC κυκλώματα). Επακόλουθο μιας τέτοιας συμπεριφοράς από αυτό το φαινόμενο είναι η εκρηκτική αύξηση της δραστηριότητας του κυκλώματος και, ανάλογα, της απαιτούμενης υπολογιστικής προσπάθειας, κάτι που εκτοξεύει τον χρόνο εκτέλεσης.

- Για να επιτύχουν καλύτερη απόδοση οι *Fast-SPICE* προσομοιωτές ελαχιστοποιούν το φαινόμενο της σύζευξης (*coupling*) μεταξύ των στοιχείων. Γενικά είτε αγνοείται, είτε λύνεται με προσέγγιση ανάλογα με τις προδιαγραφές που έθεσε ο χρήστης. Μόνο σε πολύ κρίσιμα κομμάτια του κυκλώματος και κυρίως σε coupling capacitors θα γίνει πλήρης ανάλυση. Επιπλέον, όσων αφορά τα ψηφιακά κυκλώματα, μια ανάλυση αυτού του φαινομένου στα MOS τρανζίστορ μαζί με το δίκτυο διανομής ισχύος (τροφοδοσίας για τα PMOS και γείωσης για τα NMOS) θα εξαντλήσει τις δυνατότητες του προσομοιωτή.
- Τέλος, ίσως το μεγαλύτερο πρόβλημα που παρουσιάζουν αυτά τα εργαλεία, είναι ότι για να δουλέψουν θεωρούν το δίκτυο διανομής ισχύος σαν ιδανικό και μπορούν να δεχτούν μόνο μια σταθερή τιμή τροφοδοσίας πάνω από κάθε block. Η προσθήκη ενός γραμμικού κυκλώματος που θα ένωνε όλες ουσιαστικά τις πύλες θα ανάγκαζε το εργαλείο να δει ολόκληρο το κύκλωμα σαν μια ενιαία μονάδα θα εξάλειφε την βασική ιδιότητα του διαχωρισμού και ανάλυσης μόνο σε μικρούς “ενεργούς” τομείς του κυκλώματος που θα εξηγηθεί παρακάτω. Ουσιαστικά θα μετέτρεπε την *Fast-SPICE* μηχανή σε απλό SPICE με όλες τις μη επιθυμητές ιδιότητες, όπως αυτής του μεγάλου χρόνου εκτέλεσης. Αναλυτική μελέτη αυτού του προβλήματος αλλά και τρόποι αντιμετώπισής του αναφέρονται στο κεφάλαιο IR-drop analysis.

3.2.3. Βασικές Ιδιότητες

Οι *Fast-SPICE* προσομοιωτές αναπτύχθηκαν αρχικά για να προσφέρουν προσομοιώσεις υψηλών επιδόσεων με κύριο προσανατολισμό τα ψηφιακά κυκλώματα. Ωστόσο με τον καιρό προστέθηκαν και δυνατότητες προσομοίωσης αναλογικών και mixed-signal κυκλωμάτων. Με την πάροδο του χρόνου τα μεγέθη των ψηφιακών κυκλωμάτων έγιναν πολύ μεγάλα για να μπορέσει το SPICE να αντεπεξέλθει στις απαιτήσεις της προσομοίωσης λόγω των περιορισμών που έθεταν οι απαιτήσεις σε μνήμη και επεξεργαστική ισχύ.

Η στροφή προς τους *Fast-SPICE* προσομοιωτές ξεκίνησε με την διαπίστωση ότι μπορεί να επιτευχθεί επιτάχυνση της διαδικασίας προσομοίωσης με εκμετάλλευση των ιδιαίτερων χαρακτηριστικών των ψηφιακών κυκλωμάτων. Εκείνη την περίοδο, μέσα στην δεκαετία του 80, η τεχνολογία είχε φτάσει τα επίπεδα του ενός μικρού (1000 νανόμετρα) για το μήκος της πύλης ενός τρανζίστορ. Σε αυτά τα επίπεδα ο χρόνος διάδοσης του σήματος μέσα από την πύλη ήταν ο κύριος παράγοντας που χαρακτήριζε την συμπεριφορά του κυκλώματος σε αντίθεση με, για παράδειγμα, την καθυστέρηση στις γραμμές διασύνδεσης. Η βασική λειτουργικότητα σε pre-layout επίπεδο με ελάχιστη προσθήκη RC χαρακτηριστικών στους κόμβους του κυκλώματος για βελτίωση του υπολογισμού του χρονισμού ήταν τα αρχικά συστατικά για την κατασκευή των πρώτων *Fast-SPICE* εφαρμογών. Με μικρές σχετικά γραμμές διασύνδεσης και με τάση τροφοδοσίας κοντά στα 5V φαινόμενα όπως σύζευξη χωρητικοτήτων στις γραμμές ή πτώση τάσης στο

δίκτυο τροφοδοσίας είχαν αμελητέα επίδραση στην λειτουργία του κυκλώματος. Η βασική χρήση για την οποία προοριζόταν τα Fast-SPICE εργαλεία ήταν σε κυκλώματα αποτελούμενα από MOS τρανζίστορ, με ελάχιστα RC στοιχεία (αναλογικά με το ποσοστό επίδρασης στην συμπεριφορά του κυκλώματος) και σχεδόν μηδενικά φαινόμενα σύζευξης μεταξύ στοιχείων και κόμβων.

Η πρώτη καινοτομία που εφαρμόστηκε για την επιτάχυνση της διαδικασίας ήταν η μετατροπή του προσομοιωτή σε *event driven*, να αναλύει δηλαδή μόνο τα κομμάτια του κυκλώματος στα οποία παρουσιάζεται κάποια δραστηριότητα και για όσο χρονικό διάστημα αυτή διαρκεί. Με αυτόν τον τρόπο επιτυγχάνεται σημαντική μείωση των αναλυόμενων στοιχείων αφού εξετάζονται μόνο αυτά που βρίσκονται στο κομμάτι του κυκλώματος που αναλύεται με σημαντικό όφελος τόσο σε χρόνο εκτέλεσης όσο και σε χώρο μνήμης για την προσομοίωση. Για να γίνει αυτό απαιτείται ανάλυση του κυκλώματος και εντοπισμός των εξαρτήσεων σε τοπικό επίπεδο. Με αυτόν τον τρόπο επιτυγχάνεται να αναλύεται μόνο το κομμάτι εκείνο του κυκλώματος που δραστηριοποιείται από μια μεταβολή της τάσης ενός κόμβου πάνω από ένα όριο (threshold). Όσο μεγαλύτερο είναι αυτό το όριο τόσο μεγαλύτερη είναι και η ταχύτητα προσομοίωσης με αντίστοιχο όμως αντίκτυπο στην ακρίβεια των αποτελεσμάτων. Με αυτήν την διαδικασία επιτυγχάνεται περιορισμός του μεγέθους του κυκλώματος που αναλύεται, έτσι ώστε να περιλαμβάνει μόνο τα κομμάτια που είναι ενεργά. Το κέρδος σε μείωση πολυπλοκότητας είναι πολύ μεγάλο αν αναλογιστεί κανείς ότι η δραστηριότητα σε ένα ψηφιακό κύκλωμα είναι σχετικά συγκεντρωμένη τόσο σε χώρο όσο και χρόνο, κάτι που συνεπάγεται υλοποίηση ενός πολύ μικρότερου πίνακα προς επίλυση σε αντίθεση με το SPICE το οποίο αναλύει ολόκληρο το κύκλωμα σε κάθε βήμα.

Μια δεύτερη πρωτοτυπία ήταν ο προχαρακτηρισμός για κάθε MOS τρανζίστορ με υπολογισμό των σχετικών αναλυτικών συναρτήσεων και αποθήκευση των φορτίων, ρευμάτων και χωρητικοτήτων που προέκυπταν σε πίνακες. Έτσι για την υλοποίηση αυτής της προσέγγισης οι ζητούμενες τιμές εξάγονται είτε ως έχουν είτε τροποποιούνται χωρίς να απαιτείται επανυπολογισμός τους.

Βασιζόμενα σε αυτές τις τεχνικές οι Fast-SPICE εφαρμογές αποτελούσαν την πιο αξιόπιστη λύση για περισσότερο από μια 15ετία και μοναδική εναλλακτική λύση απέναντι στο SPICE. Όλες οι μεγάλες εταιρίες παραγωγής εργαλείων CAD έχουν και από μια πρόταση σε αυτή την κατηγορία.

3.2.4. Εμπορικές εφαρμογές Fast-SPICE

4. NanoSIM (Synopsys)

5. UltraSim (Cadence)
6. FineSim Pro (Magma)
7. AuSim (Nascentric)

3.3. Προσομοιωτές τρίτης γενιάς – *hierarchical simulation* :

Ένα βήμα πέρα από τις δυνατότητες των Fast-SPICE εφαρμογών κάνουν τα εργαλεία που βασίζονται στην ανάλυση της εσωτερικής ιεραρχίας του κυκλώματος, ένα είδος προσομοίωσης που ονομάζεται ιεραρχική προσομοίωση (*hierarchical simulation*), και τα εργαλεία που την εφαρμόζουν ανήκουν σε μια δική τους κατηγορία. Πρωταρχικός σκοπός αυτήν της κατηγορίας εργαλείων ήταν να εστιάσουν στην σχεδίαση μνήμης και στον τομέα της επαλήθευσης, αργότερα όμως επεκτάθηκαν στην ανάλυση αναλογικών αλλά και μικτού σήματος κυκλωμάτων καθώς και σε υλοποιήσεις μεγάλων ψηφιακών συστημάτων SOC που μπορεί να περιέχουν δεκάδες εκατομμύρια τρανζίστορ. Αν και αυτά τα κυκλώματα είναι σχεδόν αποκλειστικά ψηφιακά, τα κρισιμότερα κομμάτια από άποψη απόδοσης και ελέγχου ενδέχεται να είναι αναλογικά.

Μεταγενέστερες τροποποιήσεις πρόσθεσαν δυνατότητες για αποδοτική προσομοίωση post-layout κυκλωμάτων ανατροφοδοτούμενη με χρηστικές πληροφορίες για τους κόμβους διανομής ισχύος. Η ανάλυση της πτώσης τάσης στα δίκτυα διανομής ισχύος και η ανάλυση της αξιοπιστίας ενός κυκλώματος έχει άλλωστε σήμερα ιδιαίτερη βαρύτητα εξαιτίας και των χαρακτηριστικών της χρησιμοποιούμενης τεχνολογίας.

3.3.1. Flow Problems

Εδώ και λίγα χρόνια η συμβατικές τεχνικές σε μια διαδικασία σχεδιασμού έχουν χάσει την ικανότητα τους για αποτελεσματικό χαρακτηρισμό και πρόβλεψης πιθανών αποτυχιών. Με το να αναλύουν ένα κύκλωμα σαν ένα σύνολο από υποκυκλώματα, οι σχεδιαστές δεν μπορούν να έχουν μια πλήρη εικόνα της σχεδίασης καθώς χάνουν πολλές κρίσιμες πληροφορίες κυρίως χρονισμού, όπως *race conditions*. Χωρίς αναλυτικές πληροφορίες για το post-layout κύκλωμα οι σχεδιαστές δεν είναι σε θέση να εντοπίσουν ανεπιθύμητες αλληλεπιδράσεις μεταξύ διαφορετικών τμημάτων του κυκλώματος που μπορεί να οδηγήσουν στην αποτυχία της σχεδίασης. Η ανάλυση της κρίσιμης διαδρομής γίνεται αγνοώντας την ύπαρξη φαινομένων σύζευξης μεταξύ τρανζίστορ και κόμβων του κυκλώματος καθώς και το δίκτυο τροφοδοσίας και γείωσης. Οι σχεδιαστές βασίζονται σε αναλύσεις της pre-layout μορφής του κυκλώματος έχοντας έτσι ανακριβή αποτελέσματα και ελλιπείς πληροφορίες για το κύκλωμα.

3.3.2 Πλεονεκτήματα


Για τα μεγάλα κυκλώματα, όπου η ακρίβεια είναι ζητούμενη, τα εργαλεία αυτής της γενιάς προσφέρουν υψηλή απόδοση με μεγάλη ακρίβεια, γρήγορα και με μικρές απαιτήσεις σε μνήμη. Η βασική ιδέα πίσω από αυτά τα εργαλεία είναι η αντιγραφή και η επαναχρησιμοποίηση των SPICE παραμέτρων όπως αυτές έχουν μοντελοποιηθεί ή αναλυθεί πιο πριν. Αυτές οι παράμετροι της προσομοίωσης καθορίζονται από τον χρήστη και είναι σχετικές με τον τρόπο διασύνδεσης, τα μοντέλα που χρησιμοποιούνται, τις εισόδους κ.α. Αυτή η τεχνική βρίσκει εύκολα εφαρμογή στις σύγχρονες σχεδιαστικές ανάγκες καθώς ανταπεξέρχεται σε απαιτήσεις για μελέτη επίδραση σε αναλογικό περιβάλλον, co-simulation, και για back-annotation flows. Πολλές από αυτές τις παραμέτρους καθορίζουν συγκεκριμένα χαρακτηριστικά της προσομοίωσης, δίνοντας έτσι στον σχεδιαστή την ελευθερία να επιλέγει ανάμεσα σε ακρίβεια και ταχύτητα, αν και πλέον η σύγχρονη σχεδιαστική τάση είναι η θεώρηση του “μαύρου κουτιού” με την γνώση της εξωτερικής συμπεριφοράς τους να θεωρείται αρκετή για επίτευξη αποδεκτής ακρίβειας και καλού χρόνου προσομοίωσης.

Χαρακτηριστικό δείγμα και κυρίαρχος μέχρι στιγμής αυτού του τομέα είναι το εργαλείο HSIM κατασκευασμένο από την εταιρία Nassda, ένα εργαλείο που έχει την δυνατότητα να ενσωματώνει πληροφορίες για τα παρασιτικά σε pre-layout ιεραρχικές διατάξεις netlist. Αν και το HSIM δουλεύει και με επίπεδα netlist, η χρήση ενός ιεραρχικού μοντέλου επιταχύνει σε πολύ μεγάλο βαθμό την διαδικασία προσομοίωσης. Ένα κύκλωμα που με επίπεδη συνδεσμολογία θα χρειαζόταν για προσομοίωση 2,5 μέρες, με ιεραρχικές μεθόδους θα χρειαστεί μόλις μια με δυο ώρες.

Βασικό ρόλο στην επίτευξη αυτής της θεαματικής βελτίωσης στης ταχύτητας προσομοίωσης παίζει η μέθοδος ελαχιστοποίησης των παρασιτικών που διαθέτει το HSIM. Με αυτή την τεχνική τεράστια δίκτυα παρασιτικών μπορούν να περιγραφούν με ισοδύναμα RC κυκλώματα, επιταχύνοντας έτσι την διαδικασία προσομοίωσης κατά μια τάξη μεγέθους ενώ παράλληλα διατηρούν την ακρίβεια σε επίπεδα παραπλήσια με του SPICE. Με αυτή την μέθοδο μπορεί να επιτευχθεί ελαχιστοποίηση δικτύων τροφοδοσίας με περισσότερα από 100 εκατομμύρια στοιχεία σε ισοδύναμα κυκλώματα των 500 χιλιάδων. Έτσι με τον συνδυασμό των τεχνικών της ελαχιστοποίησης των παρασιτικών και του ιεραρχικού μοντέλου προσομοίωσης, ο προσομοιωτής HSIMplus επιτρέπει στους σχεδιαστές να πραγματοποιούν full-chip, σε επίπεδο τρανζίστορ και με ακρίβεια SPICE προσομοιώσεις σε ολοκληρωμένα πολλών εκατομμυρίων τρανζίστορ σε πολύ λιγότερο χρόνο από αυτόν που θα χρειαζόντουσαν με τις κλασικές μεθόδους. (Εικόνα 15).

3.3.3. Περιορισμοί

Όπως και στα Fast-SPICE εργαλεία έτσι και εδώ το πρόβλημα του φαινομένου της σύζευξης (global coupling) αποτελεί την μεγαλύτερη πρόκληση και για αυτή την κατηγορία εργαλείων. Οι τεχνικές ελαχιστοποίησης και η ανατροφοδότησης δεδομένων ελαχιστοποιούν την ακρίβεια καθώς η μοντελοποίηση της σύζευξης γίνεται επιλέγοντας κάποιες στιγμιαίες παραμέτρους οι οποίες θα περάσουν στα ελαχιστοποιημένα μοντέλα. Για μεγάλα κυκλώματα, όπου η ελαχιστοποίηση είναι σημαντική, τέτοιες παραδοχές οδηγούν σε σημαντικές πολλές φορές αποκλίσεις. Δυστυχώς η μόνη επιλογή για αντιμετώπιση αυτού του φαινομένου είναι η μοντελοποίηση του με τα πρότυπα του SPICE, κάτι που όμως οδηγεί σε απαιτήσεις για τεράστια υπολογιστική ισχύ και υπερβολικά μεγάλο χρόνο εκτέλεσης.



Εικόνα 15: Χρόνος προσομοίωσης σε σχέση με το πλήθος των τρανζίστορ του κυκλώματος

3.3.4. Βασικές Λειτουργίες


Μια πρώτη προσέγγιση του ιεραρχικού μοντέλου, η οποία είχε γίνει γνωστή ως “Ιεραρχική ελαχιστοποίηση πινάκων - *Hierarchical Array Reduction (HAR)*” έγινε από το εργαλείο *Nanosim* της *Synopsys*. Αυτή η τεχνική προορίζόταν για χρήση σε σχεδιάσεις κυκλωμάτων μνήμης και βασίζεται στο γεγονός ότι η διεγέρσεις που δέχονται τα βασικά κελιά εντός του κυκλώματος είναι πανομοιότυπες. Αρχικά τα κελιά μνήμης αφαιρούνται και εφαρμόζεται εξωτερική διέγερση στο κύκλωμα. Αυτή η διέγερση αντιπροσωπεύει τις λέξεις που θα εισέλθουν και τις γραμμές που θα ενεργοποιηθούν και καταλήγουν πάνω στα κελιά μνήμης. Στην δεύτερη φάση της προσομοίωσης εισάγονται στιγμιότυπα των κελιών που θα δραστηριοποιηθούν ενώ τα υπόλοιπα είτε παραλείπονται είτε γίνεται συγχώνευση. Για την ακρίβεια πρόκειται για έναν αυτοματοποιημένο στατικό προχαρακτηρισμό της βιβλιοθήκης με εφαρμογή συγκεκριμένων διεγέρσεων

στα κελιά. Η μείωση του πλήθους των στοιχείων είναι σημαντική καθώς έτσι μπορεί να επιτευχθεί αύξηση της απόδοσης της προσομοίωσης και πιο αποδοτική διαχείριση της μνήμης. Αυτή η τεχνική βέβαια έχει και κάποιες αποκλίσεις σε θέματα υπολογισμού χρονισμού και των τιμών των ρευμάτων, για αυτόν τον λόγο ο χαρακτηρισμός της βιβλιοθήκης πρέπει να είναι προσεκτικός και ακριβής ώστε να κρατήσει τις όποιες αποκλίσεις σε αποδεκτά, για την σχεδίαση, όρια.

Σε σχέση με την παραπάνω τεχνική, ο αλγόριθμος που χρησιμοποιεί το εργαλείο HSIM είναι πιο αποδοτικός και πιο εύκολα εφαρμόσιμος σε περισσότερα είδη σχεδιάσεων. Η διαφοροποίηση αυτή οφείλεται σε δύο καινοτομίες που εφαρμόζει αυτό το εργαλείο οι οποίες είναι οι εξής:

- **Ιεραρχική αποθήκευση.** Με αυτή την τεχνική οι επαναλαμβανόμενες απεικονίσεις, εντός της σχεδίασης, ενός βασικού θεμελιώδους στοιχείου (όπως ένα bit cell ή μια πύλη NAND ή ένα flip-flop), μπορούν να αποθηκευθούν σαν μια κοινή απεικόνιση και να αναλυθούν κατά την εκτέλεση της προσομοίωσης χωρίς να προκαλείται κάποια απώλεια σε ακρίβεια σε τάσης, ρεύματος, χωρητικότητες ή στα δευτερογενή παράγωγά τους.
- ***Isomorphic matching*,** όπου είναι η αποφυγή περιπτών αναλύσεων κατά την προσομοίωση όταν εμφανίζονται περιπτώσεις ομοιόμορφων υποκυκλωμάτων κάτω από τις ίδιες εξωτερικές συνθήκες. Έτσι για παράδειγμα τα γειτονικά κελιά μνήμης υφίστανται ταυτόχρονες ή σχεδόν ταυτόχρονες μεταβολές σε πολύ μεγάλη κλίμακα κατά την προσομοίωση. Με αυτή την τεχνική παραλείπεται η ανάγκη για επανάληψη των πανομοιότυπων προσομοιώσεων. Το μεγάλο φαινομενικά αλλά και πρακτικά πρόβλημα αυτής της τεχνικής είναι η εύρεση των όμοιων περιπτώσεων δυναμικά από το πρόγραμμα. Αυτό γιατί υπάρχουν περιπτώσεις που ενώ δύο κομμάτια φαίνονται όμοια (και είναι για όσο είμαστε σε pre-layout στάδιο) κατά την μετάβαση σε post-layout υπάρχει προσθήκη παραστικών στις γραμμές διασύνδεσης που χαλάει την ομοιομορφία. Οπότε με αυτά τα δεδομένα δεν μπορεί κανείς να βασιστεί στο ότι ο σχεδιαστής θα δώσει με ακρίβεια τις περιπτώσεις ομοιόμορφων στοιχείων ή ότι αυτή η πληροφορία μπορεί να εξαχθεί εύκολα από την αρχική περιγραφή της σχεδίασης.

Hierarchical Storage



Εικόνα 16: Ιεραρχική Ανάλυση

Επιπλέον όλων αυτών, το εργαλείο HSIM έχει αναπτύξει έναν νέο αλγόριθμο που επιλύει τις ανώτερες ιεραρχικές βαθμίδες γρηγορότερα από το SPICE, με ελάχιστη απόκλιση σε σχέση με το SPICE. Επιπλέον, η προσθήκη ενός μηχανισμού ελέγχου και προσαρμογής του βήματος ανάλυσης επιτρέπει την καλύτερη ανάλυση του σήματος σε αμιγώς αναλογικό επίπεδο. Αυτή η τελευταία προσθήκη μάλιστα είναι κρίσιμη καθώς επιτρέπει στο HSIM να αναγνωρίζει, χωρίς την παρέμβαση του χρήστη, ποια κομμάτια του κυκλώματος μπορούν να προσομοιωθούν με την χρήση προχαρακτηρισμένων look-up tables και ποια χρειάζονται πλήρη υπολογισμό και ανάλυση της χαρακτηριστικής συνάρτησης του κυκλώματος.

3.3.5. Εμπορικές εφαρμογές Hierarchical Simulation

Ορισμένα παραδείγματα εμπορικών εργαλείων που χρησιμοποιούν ιεραρχική προσομοίωση:

HSIM (Synopsys)

NanoSim (Synopsys)

UltraSim (Cadence)

Κεφάλαιο 4

Προσομοίωση ψηφιακών κυκλωμάτων με χρήση βιβλιοθήκης προχαρακτηρισμένων μεταβάσεων.

4.1. Εισαγωγή.

Η λεπτομερής προσομοίωση των ψηφιακών κυκλωμάτων ανέκαθεν αποτελούσε ένα βασικό κομμάτι στην διαδικασία σχεδιασμού και υλοποίηση τους. Μοντέλα υψηλής ακρίβειας έχουν υλοποιηθεί προκειμένου να δώσουν στους σχεδιαστές την δυνατότητα να επιβεβαιώσουν την λογική συμπεριφορά των κυκλωμάτων, καθώς επίσης και να εκτιμήσουν σημαντικές για την τύχη του προϊόντος, παραμέτρους όπως είναι η κατανάλωση και η αξιοπιστία. Με την πάροδο όμως των χρόνων και την σταθερή τάση μείωσης του μεγέθους των στοιχείων του πυριτίου παρουσιάζονται νέες προκλήσεις στον σχεδιασμό των εργαλείων που χρησιμοποιούνται στην φάση προσομοίωσης των ολοκληρωμένων. Σχεδιαστικοί παράγοντες και φυσικά φαινόμενα που οι μηχανικοί μέχρι πρότινος είτε δεν τα λάμβαναν υπόψη είτε τα αγνοούσαν πλέον παίζουν σημαντικό ρόλο στην επιτυχία ή όχι της κατασκευής. Καταξιωμένα σχεδιαστικά εργαλεία του πρόσφατου παρελθόντος δεν μπορούν πλέον να εγγυηθούν ότι τα αποτελέσματα που δείχνουν στους σχεδιαστές είναι αυτά που θα δουν, ή έστω κοντά σε αυτά, όταν μετρήσουν το υλοποιημένο κύκλωμα.

Για την αντιμετώπιση αυτών των νέων απαιτήσεων η νέα γενιά εργαλείων πρέπει να υιοθετήσει και τεχνικές στατιστικής προσομοίωσης. Η λογική της -μιας προσομοίωσης- ή αντίστοιχα μιας απλής ανάλυσης κυκλώματος πλέον δεν παρέχουν στους σχεδιαστές όλες τις πληροφορίες που χρειάζονται. Για παράδειγμα στην ανάλυση καθυστέρησης ενός ψηφιακού κυκλώματος παρουσιάζονται καινούριες τεχνικές όπως το statistical static timing analysis (SSTA)[76], ή η ανάλυση της πτώσης τάσης στους αγωγούς τροφοδοσίας[77], τεχνικές που ενσωματώνονται και στα εμπορικά εργαλεία. Επίσης στον τομέα της αξιοπιστίας του κυκλώματος υπάρχουν τεχνικές εκτίμησης του soft error rate (SER) ή της επίδρασης της ηλεκτρομετανάστευσης (electromigration) πάνω σε στοιχεία του. Αν και αυτά τα προβλήματα ήταν από καιρό γνωστά, μέχρι πρότινος ήταν αδιάφορα στους

σχεδιαστές λόγω των 'ανοχών' που παρουσίαζε η τεχνολογία την οποία χρησιμοποιούσαν. Πλέον όμως αποτελούν σημαντικά εμπόδια που πρέπει να αντιμετωπίσουν.

Οι τεχνικές που απαιτούνται για την αντιμετώπιση αυτών των προβλημάτων έχουν αυξημένες ανάγκες σε υπολογιστική ισχύ και απαιτούν διαφορετική προσέγγιση στον τρόπο επίλυσης τους από τις έως τώρα κλασικές μεθόδους. Οι περισσότερες από αυτές τις τεχνικές απαιτούν ακρίβεια στις εκτιμήσεις των μετρούμενων παραμέτρων του κυκλώματος καθώς αισθητές αποκλίσεις μπορεί να οδηγήσουν σε εντελώς λανθασμένα συμπεράσματα. Για αυτό τον σκοπό υπάρχει προτίμηση σε στατιστικής φύσης προσέγγιση για την εκτίμηση παραμέτρων, κυρίως ρευμάτων που διατρέχουν το κύκλωμα. Αυτές όμως οι τεχνικές απαιτούν την πραγματοποίηση ενός μεγάλου πλήθους προσομοιώσεων προκειμένου να επιτευχθεί η εξαγωγή ενός ικανοποιητικού αριθμού αποτελεσμάτων για στατιστική ανάλυση. Το μεγάλο πλήθος όμως των προσομοιώσεων και κυρίως ο χρόνος προσομοίωσής τους αποτελεί σήμερα το μεγάλο στοίχημα που καλούνται να αντιμετωπίσουν οι κατασκευαστές εργαλείων CAD.

Ένα εργαλείο προσομοίωσης σήμερα όμως έχει να αντιμετωπίσει το δίλημμα μεταξύ αξιοπιστίας και ταχύτητας. Δυο παράμετροι που το χάσμα μεταξύ τους μεγαλώνει καθώς αυξάνουν οι απαιτήσεις σε ακρίβεια ακολουθώντας την ανάγκη που επιβάλλει η διαρκώς εξελισσόμενη τεχνολογία. Οι υπάρχοντες αλγόριθμοι που παρουσιάστηκαν στο κεφάλαιο 3 δείχνουν ότι έχει επιτευχθεί σημαντική πρόοδος στον τομέα των εργαλείων CAD. Παρόλα αυτά η ανάγκη για επιτάχυνση της διαδικασίας προσομοίωσης ενός κυκλώματος δεν έπαψε να πιέζει τους κατασκευαστές των εργαλείων.

Ο πιο βασικός παράγοντας καθυστέρησης, στην κλασική διαδικασία προσομοίωσης, είναι ο χρόνος που καταναλώνεται στην επίλυση των εξισώσεων πινάκων που έχουν εξαχθεί, ακολουθώντας κατά βάση τους κανόνες του Kirchhoff, οι οποίοι δίνουν το στιγμιαίο ρεύμα και τάση. Ανάλογα με την ακρίβεια που ζητείται από τον χρήστη μεγαλώνει και ο χρόνος εκτέλεσης.

4.2. Προσομοίωση με χρήση προχαρακτηρισμένων μεταβάσεων.

Η τεχνική του προχαρακτηρισμού της λειτουργίας των στοιχείων του κυκλώματος δεν είναι καινούρια. Η χρήση χαρακτηριστικών πινάκων (look up tables LUT) είναι ευρέως διαδεδομένη κυρίως σε περιπτώσεις που τα δεδομένα είναι μεμονωμένες τιμές που εξαρτώνται από την λογική τιμή των κόμβων που οδηγούν το στοιχείο ή από συνδυασμό τους. Ειδικά κατά την

διαδικασία σύνθεσης ενός κυκλώματος δεν χρησιμοποιούνται μοντέλα τρανζίστορ, που αποτελούν και το πρωταρχικό στοιχείο υλοποίησης κάθε κυκλώματος, αλλά γίνεται χρήση βιβλιοθηκών που περιέχουν προχαρακτηρισμένες τις βασικές πύλες, ή και μεγαλύτερα blocks, από τα οποία θα στελεχωθεί το κύκλωμα. Έτσι για παράδειγμα η βιβλιοθήκη που θα χρησιμοποιήσει ο Design Compiler της Synopsys για να κάνει σύνθεση με χρήση standard cells, περιέχει LUTs με τις τιμές των ρευμάτων διαρροής που παρατηρούνται στην πύλη ανάλογα με την κατάσταση, συναρτήσεις και παραμέτρους ώστε να μπορεί να εξαχθεί η λογική τιμή της εκάστοτε εξόδου αλλά και η καθυστέρηση ανά περίπτωση, τις εξωτερικές διαστάσεις και τον συνολικό χώρο που καταλαμβάνει, αλλά καθόλου πληροφορία για την εσωτερική συνδεσμολογία των ημιαγωγών. Για την κατασκευή μιας τέτοιας βιβλιοθήκης το μόνο που χρειάζεται είναι να γίνουν κάποιες προσομοιώσεις σε επίπεδο κυκλώματος, στο σύνολο των κελιών που θα αποτελέσουν τα στοιχεία της standard cells library, και να περαστούν κάποιες συγκεκριμένες τιμές που θα εξαχθούν στην βιβλιοθήκη. Μια τέτοια βιβλιοθήκη συχνά χρησιμοποιείται και για προσομοιώσεις καθώς περιέχει όλες τις βασικές πληροφορίες για την λειτουργικότητα των πυλών. Παρόλα αυτά τα αποτελέσματα που μπορεί να δώσει είναι περιορισμένα και συνοψίζονται σε μια λογική προσομοίωση με της ακρίβεια που παρέχει το συγκεκριμένο μοντέλο καθυστέρησης και μέσες τιμές για τις παραμέτρους της κατανάλωσης ισχύος.

Τα τελευταία χρόνια παρατηρείται μια προσπάθεια να επεκταθεί το μοντέλο του προχαρακτηρισμού σε πιο μεγάλη κλίμακα με σκοπό την δυνατότητα πραγματοποίηση προσομοιώσεων με ακρίβεια που να προσεγγίζει επίπεδο κυκλώματος αλλά με σαφέστατη βελτίωση στον χρόνο εκτέλεσης.

4.3. Τα νέα αποτελέσματα

Στα πλαίσια του διδακτορικού αναπτύχθηκε μια καινούρια μεθοδολογία προσομοίωσης ψηφιακών κυκλωμάτων με χρήση προχαρακτηρισμένων μεταβάσεων η οποία γίνεται σε δυο στάδια. Πρόκειται ουσιαστικά για την ανάπτυξη ενός εργαλείου για δυναμική προσομοίωση αλλά σε gate level με ακρίβεια όμως συγκρίσιμη με προσομοιωτές που δουλεύουν σε πιο χαμηλά επίπεδα, ακόμα και με το SPICE, αλλά με χρόνο εκτέλεσης ανάλογο ενός gate-level event-driven simulator. Η τεχνική αυτή έχει πολλά κοινά με τα ιεραρχικά μοντέλα προσομοίωσης που χρησιμοποιούνται από τα σύγχρονα εργαλεία προσομοίωσης. Συγκεκριμένα για την διεξαγωγή της προσομοίωσης απαιτείται να προ-υπάρχει ο πλήρης χαρακτηρισμός των πυλών που θα χρησιμοποιηθούν για την κατασκευή του κυκλώματος. Ο προχαρακτηρισμός

ουσιαστικά των πυλών αποτελεί το πρώτο στάδιο της προσομοίωσης και είναι μια διαδικασία η οποία χρειάζεται να πραγματοποιηθεί μόνο μια φορά εφόσον είναι γνωστά από την αρχή τα πιθανά cells που μπορούν να χρησιμοποιηθούν στην σχεδίαση. Σε γενικές γραμμές θα χρειαστεί να συμπεριλάβουμε στον κατάλογο των πυλών προς χαρακτηρισμό τις βασικές στατικές πύλες (inverter, nand, nor), έως έναν λογικό αριθμό εισόδων, και από εκεί και πέρα όποια επιπλέον λογική στατική πύλη σκοπεύουμε να χρησιμοποιήσουμε. Ο προχαρακτηρισμός μιας πύλης μπορεί εύκολα να γίνει με χρήση ενός SPICE εργαλείου προσομοίωσης και χρειάζεται η περιγραφή σε επίπεδο τρανζίστορ και το αναλυτικό μοντέλο που χρησιμοποιείται. Το SPICE χρειάζεται για να έχουμε ακριβή δεδομένα για την συγκεκριμένη μετάβαση τα οποία αποθηκεύονται σε μια βιβλιοθήκη για να ανακτηθούν αργότερα κατά την προσομοίωση είτε ως έχουν είτε μετά από επεξεργασία. Αυτή η διαδικασία είναι σχετικά χρονοβόρα αλλά χρειάζεται να γίνει μόνο μια φορά για μια συγκεκριμένη τεχνολογία καθώς η αντίστοιχη βιβλιοθήκη μεταβάσεων αφού δημιουργηθεί συνυπάρχει με την τεχνολογία και μπορεί να χρησιμοποιηθεί για όσες προσομοιώσεις θέλουμε σε όσο βάθος χρόνου και αν γίνουν.

Το δεύτερο στάδιο της διαδικασίας είναι ουσιαστικά η προσομοίωση του κυκλώματος. Έχοντας στην διάθεσή μας την βιβλιοθήκη μεταβάσεων, η πραγματοποίηση της προσομοίωσης είναι μια εύκολη, και το κυριότερο γρήγορη διαδικασία. Πρόκειται για μια προσέγγιση τύπου event driven simulator ή αλλιώς ενός προσομοιωτή μεταβάσεων. Ανάλογα με τις διεγέρσεις που παρατηρούνται στις εισόδους ενός cell και της συνδεσμολογίας του με το υπόλοιπο κύκλωμα γίνεται αντιστοίχιση ενός event στο cell με μια περίπτωση στην βιβλιοθήκη μεταβάσεων. Στην συνέχεια τα δεδομένα της συμπεριφοράς του cell από αυτό το event στις εισόδους του είναι άμεσα προσβάσιμα και το μόνο που μένει είναι να γίνει αντιστοίχιση τους στην σωστή χρονική περίοδο. Αποτέλεσμα της όλης διαδικασίας είναι να έχουμε για κάθε πύλη την χαρακτηριστική του ρεύματος στην τροφοδοσία του, αλλά και για κάθε κόμβο την χαρακτηριστική της τάσης σε σχέση με τον χρόνο.

4.3.1 Βιβλιοθήκη μεταβάσεων

Η τεχνική του προχαρακτηρισμού των μεταβάσεων και γενικά της αποθήκευσης της συμπεριφοράς ενός στοιχείου του είναι μια τεχνική η οποία εφαρμόζεται με διάφορές μορφές σε αρκετά από τα υπάρχοντα εργαλεία του εμπορείου εδώ και αρκετό καιρό. Όσα εργαλεία χρησιμοποιούν ιεραρχικές τεχνικές προσομοίωσης το κάνουν για να έχουν την δυνατότητα να ομαδοποιούν τα ισοδύναμα στοιχεία του κυκλώματος (τα οποία τις περισσότερες φορές είναι αναπαράσταση του ίδιου υπο-κυκλώματος). Με αυτό τον τρόπο μπορούν να επαναχρησιμοποιούν τα δεδομένα από την προσομοίωση ενός στιγμιότυπου αυτού του στοιχείου είτε πάνω στο ίδιο, είτε

σε κάποιο παρόμοιο κάθε φορά που εμφανίζονται στις εισόδους του παρόμοιες διεγέρσεις. Πρώτη εμφάνιση αυτής της τεχνικής έγινε από το εργαλείο προσομοίωσης Nanosim της Synopsys με την μέθοδο *HAR* (*hierarchical array reduction*). Αυτή η λειτουργία βρίσκει εφαρμογή σε υλοποιήσεις μνήμης, όπου εμφανίζονται πολλές εκατοντάδες ή και χιλιάδες κελιά μνήμης (που στην ουσία αποτελούν απεικόνιση του ίδιου υποκυκλώματος μέσα στο κύκλωμα). Στην συνέχεια αυτή η τεχνική βελτιώθηκε και πλέον χρησιμοποιείται από τα σύγχρονα εργαλεία προσομοίωσης έχοντας αναπτύξει τεχνικές εύρεσης δυναμικά των ισοδύναμων τοπολογιών που μπορούν να οδηγήσουν σε μείωση του κυκλώματος προς προσομοίωση. Η μεγαλύτερη δυσκολία σε αυτή την περίπτωση είναι η εύρεση των πραγματικά ισοδύναμων υποκυκλωμάτων καθώς μπορεί δύο ή περισσότερες απεικονίσεις ενός κελιού να μοιάζουν όμοιες, οι εξωτερικοί παράγοντες όμως (χωρητικότητες, παρασιτικά, τάση τροφοδοσίας) αλλάζουν τα δεδομένα.

Στην περίπτωση του προχαρακτηρισμού των μεταβάσεων τα πράγματα είναι ελαφρώς διαφορετικά. Πλέον δεν βασιζόμαστε στην επανεμφάνιση μιας ίδιας περίπτωσης ώστε να αποφύγουμε την επανάληψη των αντίστοιχων υπολογισμών. Από την αρχή της διαδικασίας της προσομοίωσης έχουμε ήδη χτίσει μια βιβλιοθήκη με όλες τις απαραίτητες πληροφορίες που πιθανώς να χρειαστούμε κατά την εξέλιξη της διαδικασίας της προσομοίωσης. Βασικές παράμετροι όπως τα κελιά που θα χαρακτηριστούν, πως θα καθοριστούν οι εξωτερικοί παράγοντες, το πλήθος των περιπτώσεων, το εργαλείο που θα χρησιμοποιηθεί καθώς και το πως θα γίνεται ο συσχετισμός ενός event με μια περίπτωση της βιβλιοθήκης, πρέπει να έχουν καθοριστεί ξεκάθαρα πριν της αρχή του προχαρακτηρισμού. Είναι προφανές ότι η όλη διαδικασία θα χρειάζεται αρκετό χρόνο για την πραγματοποίηση της, ειδικά αν το συνολικό πλήθος των περιπτώσεων είναι μεγάλο. Από την άλλη όμως μια τέτοια βιβλιοθήκη, αν είναι σωστά υλοποιημένη, θα μπορεί να χρησιμοποιείται ξανά και ξανά για όσες προσομοιώσεις χρειαστεί καθώς αφού εξαχθεί θα αποτελεί κομμάτι τις τεχνολογίας και των βιβλιοθηκών που θα χρησιμοποιούμε. Σκοπός λοιπόν είναι να επιλέξουμε τις περιπτώσεις του θα προχαρακτηρίσουμε έτσι ώστε να καλύπτουν το σύνολο των αντίστοιχων μεταβάσεων που θα εμφανιστούν όσες φορές και αν προσομοιώσουμε ένα κύκλωμα.

Η βιβλιοθήκη μεταβάσεων χτίζεται πάνω σε μια άλλη βιβλιοθήκη λογικών πυλών, οι οποίες είναι και οι πύλες που ο σχεδιαστής θα χρησιμοποιήσει στην υλοποίηση του κυκλώματος, και βασίζονται σε μια συγκεκριμένη τεχνολογία. Είναι ουσιαστικά χτισμένη πάνω σε όλα στοιχεία που έχει ο χρήστης στην διάθεσή για να κατασκευάσει το κύκλωμα. Αν στην πορεία αποφασίσει να ενσωματώσει κάποιες επιπλέον λογικές πύλες πρέπει να εφαρμόσει την διαδικασία του προχαρακτηρισμού πάνω και σε αυτές, ενώ

αν αποφασίσει να αλλάξει την χρησιμοποιούμενη τεχνολογία τότε είναι υποχρεωμένος να επαναλάβει την διαδικασία πάνω σε όλες τις πύλες από την αρχή. Αυτό αν και ακούγεται “βαρύ” από άποψη απαιτήσεων σε χρόνο υλοποίησης δεν αποτελεί σημαντικό πρόβλημα, καθώς ο κανόνας είναι ότι ένας σχεδιαστής έχει στην διάθεση του μια συγκεκριμένη βιβλιοθήκη πυλών σε μια συγκεκριμένη τεχνολογία με την οποία θα πορευτεί σε όλη την ροή της σχεδίασης. Για αυτή την τεχνολογική βιβλιοθήκη η διαδικασία προχαρακτηρισμού θα γίνει μια φορά και από εκεί και έπειτα θα αποτελεί επιπλέον πληροφορία που θα την ακολουθεί. Δεν θα υπάρχει κανένας λόγος να επαναληφθεί αυτή η διαδικασία.

4.3.1.1 Κριτήρια ισοδυναμίας μεταβάσεων

Βασική αρχή πάνω στην οποία στηρίζεται αυτή η διαδικασία είναι ότι, όσων αφορά μια λογική πύλη, αν εφαρμόσουμε σε ορισμένους κρίσιμους εξωτερικούς παράγοντες που καθορίζουν την συμπεριφορά της πύλης παρόμοιες διεγέρσεις τότε αυτή θα συμπεριφερθεί με τον ίδιο τρόπο. Έτσι θέλοντας να χαρακτηρίσουμε την συμπεριφορά της πύλης όταν έχουμε κάποια λογική μετάβαση πρέπει να καθορίσουμε τις τιμές αυτών των παραμέτρων και η πύλη θα επαναλαμβάνει την συμπεριφορά που θα καταγράψουμε κάθε φορά που οι παράμετροι αυτοί ταυτίζονται. Οι επιλογή των παραγόντων που καθορίζουν την συμπεριφορά ενός δοσμένου κελιού αποτελεί μια πολύ κρίσιμη καμπή για την αποτελεσματικότητα της όλης διαδικασίας. Στα πλαίσια της δουλείας που έγινε για την ανάπτυξη του εργαλείου οι παράμετροι που επιλέχτηκαν είναι οι εξής:

1. Αρχική λογική κατάσταση.
2. Είσοδος στην οποία εμφανίζεται η μετάβαση.
3. Electrical effort. Ισούται με τον λόγο της χωρητικότητας που οδηγεί η πύλη προς την χωρητικότητα της εισόδου που μεταβάλλεται.
4. Slope Delay εισόδου. Ισούται με τον χρόνο που χρειάζεται η μετάβαση στην είσοδο της πύλης για να μεταβεί ανάμεσα στο 10% και στο 90% της τάση τροφοδοσίας.
5. Η τάση τροφοδοσίας που βλέπει η πύλη.

Αν σε μια λογική πύλη πραγματοποιηθούν δύο προσομοιώσεις με ίδιες τις παραπάνω παραμέτρους τότε και στις δύο περιπτώσεις η πύλη θα συμπεριφερθεί με τον ίδιο τρόπο. Οι εικόνα 17 δείχνει τις κυματομορφές τάσεων και ρεύματος όπως καταγράφονται κατά την προσομοίωση με χρήση SPICE ενός αντιστροφέα. Η επιλογή των συγκεκριμένων παραμέτρων έγινε σε ορισμένες περιπτώσεις για προφανείς λόγους, ενώ σε κάποιες άλλες χρειάστηκε περισσότερη ανάλυση. Επίσης υπάρχουν παράμετροι που, αν και

επηρεάζουν ως έναν βαθμό την συμπεριφορά της πύλης, δεν έχουν συμπεριληφθεί στην παραπάνω λίστα. Η αρχική κατάσταση της πύλης αφορά το αρχικό διάνυσμα τιμών που εφαρμόζεται στις εισόδους της. Με αυτή την πληροφορία καθορίζεται η αρχική κατάσταση των τρανζίστορ και των εσωτερικών χωρητικοτήτων της πύλης. Αν και υπάρχουν περιπτώσεις όπου μόνο με αυτό το δεδομένο δεν μπορεί να καθοριστεί πλήρως η τιμή των φορτίων των εσωτερικών χωρητικοτήτων της πύλης, που είναι και το ζητούμενο, ωστόσο θεωρούμε ότι η απώλεια σε ακρίβεια που οδηγεί αυτή η παραδοχή είναι μειωμένη καθώς περιορίζεται σε πολύ συγκεκριμένες περιπτώσεις και οι αποκλίσεις είναι περιορισμένης έκτασης.


Μια άλλη παράμετρος που χρειάζεται να ορίσουμε είναι το *electrical effort*(h). Ο όρος αυτός χρησιμοποιείται στον υπολογισμό του *logical effort*[8], μέθοδος η οποία παρέχει έναν γρήγορο και εύχρηστο τρόπο υπολογισμού της καθυστέρησης μετάδοσης της πύλης. Αποτελεί επίσης για μας ένα ακόμα κριτήριο ισοδυναμίας της περίπτωσης μετάβασης, όταν έχουμε να κάνουμε με όμοιες πύλες. Από τον τύπο υπολογισμού της καθυστέρησης (13) οι παράμετροι *logical effort* (g) και *parasitics delay*(p) αποτελούν τιμές εξαρτώμενες από την δομή της πύλης οπότε είναι ίδιες όταν κοιτάμε την ίδια πύλη. Η παράμετρος πού μένει είναι το *electrical effort*(h) (14) και είναι για μας το κριτήριο που θα καθορίσει ότι οι μετάβαση που μελετάμε θα έχει την ίδια καθυστέρηση διάδοσης με την αντίστοιχη περίπτωση της βιβλιοθήκης μεταβάσεων.

$$d = gh + p \quad (13)$$

$$h = \frac{c_{out}}{c_{input}} \quad (14)$$

Το *Slope Delay* είναι ο χρόνος που χρειάζεται η διέγερση που εφαρμόζεται στην είσοδο της πύλης για να μεταβεί μεταξύ των τάσεων που ισούνται με το 10% και το 90% της τάσης τροφοδοσίας που βλέπει η πύλη. Ουσιαστικά είναι μια ένδειξη της κλίσης του σήματος διέγερσης κάτι που επηρεάζει την συμπεριφορά της. Επίσης η τάση που βλέπει η πύλη αποτελεί μια ακόμα παράμετρο και ουσιαστικά καθορίζει την τιμή της τάσης που βλέπει η χαρακτηριζόμενη πύλη σαν τροφοδοσία, σαν τάση στο υπόστρωμα για τα ρμος αλλά είναι και η τάση του λογικού 1 των εισόδων.

Έχοντας αυτό σαν βάση το επόμενο κρίσιμο κομμάτι για τον προχαρακτηρισμό είναι η επιλογή των τιμών που θα χρησιμοποιηθούν σε αυτές τις παραμέτρους.



Εικόνα 17:Δεδομένα προχαρακτηρισμού ενός αντιστροφέα

4.3.1.2 Επιλογή περιπτώσεων προς προχαρακτηρισμό

Για να είναι αποδοτική η προσομοίωση με χρήση βιβλιοθήκης μεταβάσεων θα πρέπει για κάθε περίπτωση μετάβασης που εμφανίζεται στο κύκλωμα να υπάρχει μια αντίστοιχη περίπτωση προχαρακτηρισμού της πύλης στην υπάρχουσα βιβλιοθήκη μεταβάσεων. Αυτό συνεπάγεται ότι η συγκεκριμένη πύλη πρέπει να έχει προσομοιωθεί, κατά την διαδικασία δημιουργίας της βιβλιοθήκης, τουλάχιστον μια φορά με τις εξωτερικές παραμέτρους όπως αυτές θα εμφανιστούν στην προσομοίωση του κυκλώματος, ή τουλάχιστον να υπάρχει μια περίπτωση κοντά σε αυτές τις εξωτερικές συνθήκες. Η επιλογή λοιπόν των τιμών των παραμέτρων και του πλήθους αυτών είναι πολύ κρίσιμη διαδικασία για την σωστή λειτουργία της προσομοίωσης. Επίσης ο χρήστης δεν μπορεί να γνωρίζει εκ των προτέρων πως θα κυμανθούν αυτές οι παράμετροι, ειδικά αφού ο προχαρακτηρισμός δεν γίνεται για ένα δεδομένο κύκλωμα αλλά πρέπει να έχει την δυνατότητα μεταφοράς σε οποιοδήποτε υλοποίηση γίνεται με χρήση της αντίστοιχης βιβλιοθήκης πυλών. Οπότε η επιλογή των παραμέτρων πρέπει να γίνει έτσι ώστε να συμπεριλαμβάνεται όλο το εύρος τιμών που μπορούν να πάρουν οι εξωτερικοί αυτοί παράγοντες και να υπάρχει ένας αριθμός περιπτώσεων ενδιάμεσα που να εξασφαλίζει ότι για κάθε πιθανή περίπτωση μετάβασης θα υπάρχει τουλάχιστον μια αντίστοιχη περίπτωση μέσα στην βιβλιοθήκη που να έχει "σχεδόν" τις ίδιες εξωτερικές παραμέτρους. Το "σχεδόν" είναι αυτό που θα καθορίσει και το πόσο αποκλίνουν οι τιμές των δεδομένων που τραβάμε από την βιβλιοθήκη με τις πραγματικές.

Η ιδανική λύση για να ελαχιστοποιήσουμε τις πιθανότητες να βρεθούν περιπτώσεις μη προχαρακτηρισμένων μεταβάσεων είναι να διεξάγουμε, κατά τον δημιουργία της βιβλιοθήκης, έναν αρκετά μεγάλο αριθμό προσομοιώσεων καλύπτοντας έτσι ένα ευρύ φάσμα περιπτώσεων με πυκνά δείγματα ενδιάμεσα για κάθε παράμετρο. Το μεγάλο αυτό πλήθος περιπτώσεων όμως δεν είναι χωρίς κόστος καθώς προκαλεί ανάλογη αύξηση του χρόνου δημιουργίας της βιβλιοθήκης, και το κυριότερο οδηγεί σε αύξηση του μεγέθους της βιβλιοθήκης που πρέπει να κουβαλάμε μαζί σε κάθε προσομοίωση. Αυτό που πρέπει λοιπόν να γίνει είναι να βρεθεί μια χρυσή τομή με το ελάχιστο μέγεθος βιβλιοθήκης χωρίς σημαντική απόκλιση στην ακρίβεια. Κάτι τέτοιο βέβαια μπορεί να αφεθεί και στην κρίση του χρήστη κάνοντας παραμετροποιήση το μέγεθος της βιβλιοθήκης με αντίστοιχη επισήμανση του κινδύνου σφάλματος.

Για ένα δεδομένο πλήθος περιπτώσεων ωστόσο, για κάθε παράμετρο του προχαρακτηρισμού, μπορεί να σημειωθεί βελτίωση της ακρίβειας αν γίνει σωστός ορισμός του εύρους των τιμών και το σημαντικότερο, τις διακύμανσης τους. Έτσι για παράδειγμα πρέπει να ληφθεί υπόψιν ότι σε ένα κύκλωμα σπάνια θα συναντήσουμε περίπτωση πύλης να οδηγεί ένα τεράστιο, μπροστά σε για αυτήν, φορτίο. Αυτό θα συμβεί, όχι γιατί υπάρχει κάποιος ρητός περιορισμός που να μην επιτρέπει στον σχεδιαστή να το κάνει, αλλά γιατί απλά είναι μια κακή σχεδιαστικά τεχνική οδηγεί σε μείωση της απόδοσης του κυκλώματος. Για αυτό τον λόγο επιλέγεται ένα ενδιάμεσο εύρος τιμών που εμφανίζονται πιο συχνά σε μια σχεδίαση και από εκεί γίνεται το μεγαλύτερο μέρος της επιλογής τιμών για προχαρακτηρισμό. Έτσι αφήνονται ελάχιστα περιθώρια ανάμεσα σε διαδοχικές τιμές και για κάθε περίπτωση μετάβασης που εμφανίζεται εντός αυτών των ορίων υπάρχει σίγουρα στην βιβλιοθήκη μια κοντινή που να πληροί τις απαιτήσεις του “σχεδόν” που είπαμε πριν. Από την άλλη για τις υπόλοιπες δυνατές περιπτώσεις, έως το όριο που θέσαμε για το μέγεθος της βιβλιοθήκης, γίνεται επιλογή με πιο αραιές τιμές εκτός του εύρους των συχνά εμφανιζόμενων. Έτσι καλύπτεται ένα όσο το δυνατόν μεγαλύτερο, συνολικό εύρος τιμών, οπότε και στην περίπτωση που συναντηθεί περίπτωση μετάβασης εκτός του “ιδανικού” φάσματος για κάποια παράμετρο θα υπάρχουν γειτονικές για να την χαρακτηρίσουν. Από την άλλη ακόμα και αν σε αυτή την περίπτωση οι εξωτερικές συνθήκες προχαρακτηρισμού απέχουν, δεν θα οδηγήσουν σε σημαντική απόκλιση στα αποτελέσματα τις προσομοιώσης καθώς είναι μια περίπτωση που εμφανίζεται σπάνια κατά την προσομοίωση.

4.3.1.3 Επιλογή ισοδύναμης μετάβασης

Ένας event driven simulator προσομοιώνει το κύκλωμα σε βάθος χρόνου αναλύοντας τα στοιχεία του κυκλώματος που παρουσιάζονται διεγέρσεις στις εισόδους τους, όποτε αυτές εμφανίζονται. Έτσι και στον

συγκεκριμένο προσομοιωτή όταν εμφανιστεί μια διέγερση στις εισόδους μιας πύλης ενεργοποιείται η διαδικασία ανάλυσης της συγκεκριμένης μετάβασης και της επίδρασής της πάνω στην πύλη. Αυτό γίνεται πολύ γρήγορα κοιτώντας γύρω από την πύλη τις τιμές των παραμέτρων που έχουμε καθορίσει ότι ορίζουν την συμπεριφορά της. Καθορίζοντας την τιμή για το σύνολο των παραμέτρων αυτών μπορούμε με ακρίβεια να επιλέξουμε την καταλληλότερη περίπτωση από την βιβλιοθήκη που χαρακτηρίζει την μετάβαση της πύλης από την μια κατάσταση στην άλλη.

Οι εξωτερικές παράμετροι που κοιτάμε χωρίζονται σε δύο κατηγορίες. Σε αυτές που εξαρτώνται από την τοπολογία του κυκλώματος και η τιμή τους είναι δεδομένη για μια πύλη, και σε αυτές που εξαρτώνται από μη σταθερούς παράγοντες. Έτσι στην πρώτη κατηγορία έχουμε τον τύπο της πύλης, την χωρητικότητα που αυτή οδηγεί, το σχετικό μέγεθος των τρανζίστορ που την αποτελούν ενώ στην δεύτερη έχουμε παράγοντες όπως η αρχική κατάσταση των εισόδων, η είσοδος που παρατηρείται η μετάβαση, η καθυστέρηση μετάβασης της εισόδου, η στιγμιαία τάση τροφοδοσίας που βλέπει η πύλη την ώρα της μετάβασης, η τάση της εισόδου. Την χρονική στιγμή της διέγερσης αυτές οι παράμετροι είναι όλες γνωστές και άμεσα προσβάσιμες οπότε η επιλογή της κατάλληλης περίπτωσης από την βιβλιοθήκη μπορεί να γίνει άμεσα και το κυριότερο, γρήγορα. Αυτό βέβαια με την προϋπόθεση ότι υπάρχει μια αντίστοιχη περίπτωση στην βιβλιοθήκη μεταβάσεων που να είναι κοντά σε αυτό που θέλουμε. Αν το κύκλωμα ακολουθεί κάποιες βασικές σχεδιαστικές αρχές τότε και όλες οι μεταβάσεις εντός του κυκλώματος θα κινηθούν μέσα στα λογικά πλαίσια που έχουμε ορίσει από το προηγούμενο κεφάλαιο. Έχοντας “πυκνά” δείγματα σε αυτά τα πεδία είναι απίθανο να υπάρξει μετάβαση που να αποκλίνει από όλες τις περιπτώσεις της βιβλιοθήκης σε βαθμό που να προκαλεί πρόβλημα. Το πρόβλημα αρχίζει να δημιουργείται αν η σχεδίαση του κυκλώματος ξεφεύγει από αυτούς τους κανόνες. Εκεί πρέπει να συμβιβαστούμε με την πιο κοντινή περίπτωση η οποία όμως, λόγω της απόστασης μεταξύ των χαρακτηρισμένων τιμών, είναι πιθανόν να αποκλίνει από την πραγματική περίπτωση. Υπάρχει όμως το παρήγορο για μας στοιχείο ότι τέτοιες περιπτώσεις εμφανίζονται σπάνια, ενώ αν τελικά η, έστω και μικρή, απώλεια ακρίβειας δεν είναι αποδεκτή τότε υπάρχει και η λύση της κλίσης μιας SPICE μηχανής επιτόπου για επίλυση της “κακής” αυτής περίπτωσης.


4.3.1.4 Ισοδυναμία Ομοίων Πυλών

Πιο πάνω αναφέραμε πως για τις ανάγκες της κατασκευής της βιβλιοθήκης μεταβάσεων πρέπει να επαναλάβουμε την διαδικασία του προχαρακτηρισμού για όλες τις πύλες που υπάρχουν μέσα στην αντίστοιχη βιβλιοθήκη. Ωστόσο αυτό δεν είναι απόλυτο. Μπορούμε, με τον τρόπο που θα εξηγήσουμε παρακάτω, να παραλείψουμε τον προχαρακτηρισμό για μια

κατηγορία πυλών χωρίς επιπτώσεις στην διαδικασία προσομοίωσης και την ακρίβεια των αποτελεσμάτων. Αυτό που κάνουμε είναι να ομαδοποιούμε τις όμοιες πύλες που στην ουσία πρόκειται για τις πύλες ίδιου τύπου με την ίδια τοπολογία τρανζίστορ και τον ίδιο λόγο μεγέθους για κάθε ζευγάρι αντίστοιχων τρανζίστορ τους. Θεωρούμε ότι όλες οι πύλες σχεδιάστηκαν με το ίδιο μοντέλο τρανζίστορ και σαν μέγεθος αναφερόμαστε ουσιαστικά στον παράγοντα πλάτος (w). Για τις πύλες που ανήκουν σε μια τέτοια ομάδα ισχύει ότι εφαρμόζοντας σε δύο από αυτές με λόγο μεγεθών μεταξύ τους L , από μια μετάβαση και με ίδιες όλες τις παραμέτρους που χαρακτηρίζουν την μετάβαση, τότε και οι δύο πύλες θα δώσουν πανομοιότυπες κυματομορφές τάσης στον κόμβο εξόδου (οπότε θα έχουν ίδιες όλες τις χρονικές παραμέτρους) ενώ για το ρεύμα θα έχουμε δύο όμοιες κυματομορφές με λόγο μεταξύ τους ίσο με L (εικόνα 18) κάτι που εξάγεται και από την (15). Θα ισχύει ότι για κάθε χρονική στιγμή οι τιμές των ρευμάτων που διαρρέουν τις δύο πύλες θα έχουν λόγο L όπως φαίνεται στην εικόνα 18 ii.

$$I_D = \mu \frac{\varepsilon_{ox}}{t} \frac{W}{L} \left((V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2} \right) \quad (15)$$

Βάσει αυτής της παρατήρησης μπορούμε να παραλείψουμε την διαδικασία προχαρακτηρισμού για όλες τις πύλες που ανήκουν σε μια ομάδα εκτός από μια, τα αποτελέσματα τις οποίας θα αποτελούν την βάση για την εξαγωγή των πληροφοριών για όλη την ομάδα. Έτσι αν συναντήσουμε κατά την προσομοίωση του κυκλώματος περίπτωση μετάβασης σε πύλη που δεν είναι προχαρακτηρισμένη αλλά ανήκει σε μια τέτοια ομάδα τότε θα ανατρέξουμε στα δεδομένα που αφορούν την όποια πύλη της ομάδας έχουμε χαρακτηριστεί και θα τα αξιοποιήσουμε ως έχουμε μεταβάλλοντας μόνο τις τιμές των ρευμάτων πολλαπλασιάζοντας τα με τον λόγο L των μεγεθών των τρανζίστορ.



Εικόνα 18: Same transitions over two identical nand2 gates with transistor's width ratio 2. i) Voltage waveforms are the same ii) Current waveform of the two nand2 cells (a), (b)

4.3.1.5 Επιπλέον περιπτώσεις προχαρακτηρισμού.

Για την επίτευξη μεγαλύτερης ακρίβειας στα αποτελέσματα της προσομοίωσης κρίθηκε χρήσιμη η πρόσθεση στις περιπτώσεις προχαρακτηρισμού της βιβλιοθήκης μια ακόμα περίπτωσης που περιέχει όμως ένα αρκετά μεγάλο σύνολο υποπεριπτώσεων. Συγκεκριμένα πρόκειται για το φαινόμενο να έχουμε σε μια πύλη δύο ή περισσότερες εισόδους να αλλάζουν λογική κατάσταση ταυτόχρονα. Δεν πρόκειται για την περίπτωση μη ολοκληρωμένων μεταβάσεων (glitches) που θα αναλύσουμε στο κεφάλαιο 4.3.4.3 όπου οι μεταβάσεις στις εισόδους της πύλης φτάνουν με μικρή χρονική διαφορά αλλά για τις περιπτώσεις όπου οι είσοδοι μεταβάλλονται ταυτόχρονα. Ο λόγος που προχωρήσαμε σε αυτόν τον επιπλέον προχαρακτηρισμό είναι γιατί αρκετές από αυτές τις περιπτώσεις παρουσιάζουν ιδιαίτερα χαρακτηριστικά (π.χ. πολύ γρήγορη μετάβαση στην έξοδο) που τα μέχρι τώρα περιεχόμενα της βιβλιοθήκης δεν μπορούσαν να καλύψουν καθώς καμία από τις προχαρακτηρισμένες μεταβάσεις δεν παρουσιάζει παρόμοια συμπεριφορά σε ικανοποιητικό βαθμό.

Αυτή η διαδικασία θα συμπεριλάβει τον προχαρακτηρισμό των υπαρχόντων κελιών με πάνω από μια είσοδο (ο αντιστροφέας εξαιρείται) και για όλους τους πιθανούς συνδυασμούς μετάβασης της πύλης με τουλάχιστον δύο εκ των εισόδων της να αλλάζουν κατάσταση. Θα αναλυθούν επίσης οι υπόλοιπες παράμετροι της τάσης τροφοδοσίας και του φορτίου που οδηγεί η συγκεκριμένη πύλη. Δεν θα αποτελεί παράγοντα χαρακτηρισμού η καθυστέρηση μετάβασης της εισόδου καθώς κάθε μια μπορεί να έχει διαφορετική τιμή οπότε την αφαιρούμε από τις μεταβλητές χαρακτηρισμού.

Οι υπόλοιπη διαδικασία είναι κοινή με αυτήν των αρχικών περιπτώσεων προχαρακτηρισμού και περιγράφεται στο επόμενο κεφάλαιο.

4.3.2 Κατασκευή Βιβλιοθήκης Μεταβάσεων

Όπως προαναφέραμε η κατασκευή της βιβλιοθήκης μεταβάσεων είναι μια διαδικασία που γίνεται μια φορά και ακολουθεί από κει και πέρα την τεχνολογική βιβλιοθήκη. Έτσι σε οποιαδήποτε σχεδίαση γίνεται με βάση την δεύτερη μπορεί να εφαρμοστεί και η αντίστοιχη βιβλιοθήκη μεταβάσεων. Η διαδικασία της κατασκευής απαιτεί σαν αρχικές πληροφορίες μια περιγραφή των πυλών που θα προχαρακτηριστούν σε επίπεδο τρανζίστορ καθώς και το μοντέλο που δίνει τα χαρακτηριστικά της τεχνολογίας των τρανζίστορ. Η διαδικασία θα γίνει με χρήση ενός SPICE εργαλείου για επίτευξη της καλύτερης δυνατής ακρίβειας. Η βασική ιδέα στην όλη διαδικασία είναι να χαρακτηριστούν, μια προς μια, όλες οι καταστάσεις που μπορούν να εξαχθούν από τον συνδυασμό των τιμών των παραμέτρων που καθορίσαμε στο προηγούμενο κεφάλαιο για κάθε πύλη της βιβλιοθήκης. Με αυτόν τον τρόπο θα απομονώσουμε τα δεδομένα της κάθε μετάβασης σε ένα ξεχωριστό αρχείο οπότε και η ανάκτησή τους θα είναι απλή υπόθεση. Σημαντικότερο μέλημα αυτή την στιγμή είναι η εξομοίωση των εξωτερικών συνθηκών που επηρεάζουν την συμπεριφορά της πύλης σε σχέση με τις τιμές των παραμέτρων που εμείς θέλουμε να προσδώσουμε σε αυτές. Ο τρόπος που θα γίνει αυτό πρέπει να εξασφαλίζει την σωστή και σύμφωνα με τα πρότυπα συμπεριφορά της πύλης από την μια αλλά να γίνει και σε όσο το δυνατόν μικρότερο χρόνο, καθώς το πλήθος των περιπτώσεων που έχουμε να χαρακτηρίσουμε δεν αφήνει πολλά περιθώρια για σπατάλες σε υπολογιστική ισχύ. Οι εξωτερικές συνθήκες που έχουμε να εξομοίωσουμε για συγκεκριμένη λογική πύλη είναι πέντε όπως αναφέραμε και στο κεφάλαιο 4.3.1.1. Σε όλες αυτές ανάλογα με την περίπτωση μετάβασης έχουμε να δώσουμε συγκεκριμένες τιμές με συγκεκριμένο τρόπο ώστε να πληρούν τις προϋποθέσεις που θέσαμε. Η εξομοίωση κάθε παραμέτρου περιγράφεται παρακάτω:

- 1. Αρχική κατάσταση :** Καθορίζει την λογική τιμή για κάθε κόμβο εισόδου της πύλης. Η τάση στην οποία θα βρεθεί η είσοδος για λογικό 1 ισούται με την τιμή της τάσης που βλέπει η πύλη ενώ για λογικό 0 η είσοδος έχει τάση μηδέν.
- 2. Είσοδος που εμφανίζεται η μετάβαση :** Θεωρούμε σε πρώτη φάση ότι σε κάθε προχαρακτηρισμό μετάβασης της πύλης έχουμε αλλαγή λογικής κατάστασης σε μια εκ των εισόδων. Ανάλογα με το ποια είσοδος έχει επιλεγεί σε αυτήν θα εφαρμοστεί η μετάβαση από την μια λογική κατάσταση στην άλλη. Πρέπει εδώ να τονίσουμε ότι προσομοιώνουμε τις συνθήκες που υποτίθεται θα συναντήσει η πύλη εντός του κυκλώματος. Θα ήταν λάθος λοιπόν να εφαρμόσουμε σε αυτή την περίπτωση μια ράμπα για μετάβαση καθώς αυτό απέχει από τις πραγματικές συνθήκες που θα συναντήσει η πύλη. Η κατασκευή την κυματομορφή που θα μας δώσει την πραγματική μετάβαση που θα δεχθεί μια τέτοια πύλη μέσα σε ένα κύκλωμα είναι μια πιο περίπλοκη

διαδικασία που περιγράφεται λεπτομερώς στο κεφάλαιο 4.3.2.1

3. **Electrical Effort** : Πρόκειται για μια παράμετρο όπως εξηγήσαμε και παραπάνω χαρακτηρίζει την χωρητικότητα που οδηγεί η πύλη σε σχέση με το μέγεθος της. Η μοντελοποίηση αυτής της παραμέτρου γίνεται με ένα μικρό κύκλωμα μπροστά από την πύλη που χαρακτηρίζουμε και το οποίο περιγράφεται λεπτομερώς στο κεφάλαιο 4.3.2.2
4. **Καθυστέρηση μετάβασης εισόδου (slope delay)**: Πέραν από τον καθορισμό της εισόδου που θα εμφανιστεί η μετάβαση πρέπει να καθορίσουμε και κάποια χαρακτηριστικά της. Η καθυστέρηση μετάβασης θεωρείται αρκετή για την διαφοροποίηση μεταξύ των μεταβάσεων καθώς επηρεάζει και την συμπεριφορά της πύλης. Ο τρόπος με τον οποίο διαμορφώνεται αυτή η παράμετρος περιγράφεται στο κεφάλαιο 4.3.2.1 στην περιγραφή του κυκλώματος που θα δώσει την μετάβαση.
5. **Τάση τροφοδοσίας** : Η παράμετρος της τάσης είναι σημαντική αν θέλουμε να προσθέσουμε στο εργαλείο την δυνατότητα να συμπεριλάβει την επίδραση της πτώσης της τάσης τροφοδοσίας στην προσομοίωση. Πρόκειται για της τιμή της τάσης που θα βλέπει η πύλη στα εξής σημεία:
 - Τροφοδοσία των τρανζίστορ.
 - Τάση στο υπόστρωμα στα pmos τρανζίστορ.
 - Τάση λογικού 1 στις εισόδους της πύλης όπου δεν παρατηρείται μετάβαση.
 - Τάση έναρξης ή λήξης της μετάβασης στην είσοδο που εφαρμόζεται η μετάβαση.


Το πλήθος των περιπτώσεων που θα προχαρακτηρίσουμε για μια πύλη ισούται με το γινόμενο των δυνατών τιμών για κάθε μια από τις παραμέτρους που συμπεριλάβαμε πιο πάνω στον χαρακτηρισμό. Έτσι για παράδειγμα για μια βασική πύλη nand δύο εισόδων έχουμε τέσσερεις δυνατές καταστάσεις επί δύο εισόδους επί τον αριθμό των περιπτώσεων που θα συμπεριλάβουμε στην βιβλιοθήκη. Αν και η επιλογή του πλήθους κάθε παραμέτρου είναι υποκειμενική καθώς υπάρχει το δίλημμα μεταξύ ακρίβειας και μεγέθους της βιβλιοθήκης. Μπορεί να διαμορφώνεται ανάλογα με το πλήθος των πυλών προς χαρακτηρισμό και γενικώς των ιδιαιτεροτήτων κάθε σχεδίασης. Μετά από έναν αριθμό δοκιμών πάνω στα ISCAS benchmark circuits επιλέχτηκε για τις υπόλοιπες παραμέτρους να συμπεριλάβουμε τον εξής αριθμό περιπτώσεων:

Πίνακας 3: Αριθμός περιπτώσεων ανά παράμετρο προχαρακτηρισμού

Παράμετρος χαρακτηρισμού	Πλήθος περιπτώσεων
Electrical Effort	11
Input Slope delay	15
Vdd supply voltage	5

4.3.2.1 Εξομοίωση μετάβασης εισόδου

Η κυματομορφή της τάσης μιας πλήρης μετάβασης στην λογική τιμή ενός κόμβου εντός του κυκλώματος δεν θα έχει ποτέ την μορφή μιας ευθείας γραμμής. Η μετάβαση της τάσης θα ακολουθεί μια πιο ομαλή πορεία με αργές μεταβολές στην τιμή κοντά στην αρχή και το τέλος της μετάβασης και πιο απότομη στα μέσα της, όπως φαίνεται στην εικόνα 17. Για να πετύχουμε μια τέτοιου είδους μετάβαση κατασκευάσαμε ένα ειδικό κύκλωμα το οποίο αποκαλούμε κύκλωμα εξομάλυνσης (smoothing circuit) και προσομοιώνοντας το θα παράγουμε την κυματομορφή που επιθυμούμε. Το κύκλωμα αποτελείται από inverters και είναι δομημένο σε τρία επίπεδα (Εικ 19). Από αυτά μόνο στο πρώτο επίπεδο περνάει το σήμα το οποίο, αν και ξεκινάει σαν μια σταθερή μετάβαση έχοντας ουσιαστικά την μορφή ράμπας, θα βγει στην έξοδο σαν μια ομαλή μετάβαση. Το δεύτερο επίπεδο αποτελείται από inverters ενωμένους στην έξοδο με τους κόμβους μέσα από τους οποίους περνάει το σήμα. Ανάλογα με την καθυστέρηση μετάβασης που θέλουμε να προσδώσουμε στην εξαγόμενη κυματομορφή καθορίζουμε και το μέγεθος αλλά και το πλήθος αυτών των πυλών. Ουσιαστικά με αυτό τον τρόπο διαμορφώνεται η χωρητικότητα στους κόμβους από όπου περνάει το σήμα αυξομειώνοντας το φορτίο που οδηγούν οι πύλες του πρώτου επιπέδου. Όσο μεγαλύτερο το φορτίο τόσο μεγαλύτερη η διάρκεια της μετάβασης. Τέλος υπάρχει ένα σύνολο πυλών τρίτου επιπέδου οι οποίες έχουν προστεθεί προκειμένου να εξουδετερώσουν το φαινόμενο Miller. Για να εξομαλύνουμε περαιτέρω την μετάβαση προσθέτουμε ένα δεύτερο στάδιο εξομάλυνσης.



Εικόνα 19: Κύκλωμα εξομάλυνσης εισόδου


Πέραν από την καθυστέρηση μετάβασης ένας άλλος παράγοντας που χαρακτηρίζει μια μετάβαση είναι η τάση τροφοδοσίας και συγκεκριμένα η τάση από την οποία ξεκινάει ή στην οποία καταλήγει η μετάβαση. Αυτός ο παράγοντας μπορεί εύκολα να μοντελοποιηθεί ρυθμίζοντας αντίστοιχα την τάση που βλέπουν οι πύλες του πρώτου επιπέδου.

Με αυτή την τεχνική μπορούμε να προσδώσουμε στην μετάβαση τα χαρακτηριστικά που επιθυμούμε ώστε να εφαρμοστεί στην πύλη που θέλουμε να προχαρακτηρίσουμε. Σκοπός είναι η επίτευξη των διακριτών τιμών καθυστέρησης μετάβασης που έχουμε καθορίσει από την αρχή. Σκοπός είναι η ύπαρξη των περισσοτέρων διακριτών τιμών εντός ενός εύρους τιμών που θεωρούμε ότι περιέχει την πλειονότητα των περιπτώσεων μετάβασης στο κύκλωμα. Έτσι για παράδειγμα σε μια τεχνολογία των 120 nm θέτουμε αυτό το εύρος των πιο πιθανών τιμών μεταξύ των 20 pico-seconds και των 100 pico-seconds. Πέραν από εκεί προσομοιώνουμε μερικές ακόμα τιμές με βήμα +50 pico-seconds εως ότου φτάσουμε τα 300 pico-seconds το οποίο είναι μια πολύ μεγάλη τιμή για να θεωρήσουμε με ασφάλεια ως μέγιστη που μπορούμε να προχαρακτηρίσουμε. Ο αριθμός των περιπτώσεων που θα προσομοιώσουμε με αυτή την τεχνική για μεταβάσεις εισόδου ισούται με το γινόμενο των διακριτών τιμών slope που συμπεριλάβαμε επί το πλήθος των αντίστοιχων περιπτώσεων για την τάση τροφοδοσίας. Με τις τελευταίες προδιαγραφές που θέσαμε αυτό ισούται με 15 στην πρώτη περίπτωση και 5 στην δεύτερη οπότε μιλάμε για ένα σύνολο 75 περιπτώσεων μετάβασης εισόδου.

4.3.2.2 Εξομοίωση χωρητικότητας εξόδου.

Κάθε πύλη εντός του κυκλώματος έχει να οδηγήσει κάποια χωρητικότητα που καθορίζεται από της μπροστινές πύλες και από τους αγωγούς διασύνδεσης. Η ακριβείς προέλευση της χωρητικότητας δεν χρειάζεται να είναι γνωστή. Μπορούμε να θεωρήσουμε, χωρίς απώλεια στην ακρίβεια, ότι η συμπεριφορά μιας πύλης θα είναι η ίδια όταν οδηγεί την ίδια χωρητικότητα (θεωρώντας ότι οι υπόλοιπες παράμετροι παραμένουν σταθερές) ακόμα και αν αυτή αποτελείται από διαφορετικά στοιχεία. Βασιζόμενοι σε αυτή την παρατήρηση πραγματοποιούμε τον προχαρακτηρισμό χρησιμοποιώντας παρόμοια τεχνική για την χωρητικότητα με αυτήν για την μετάβαση της εισόδου. Αυτή την φορά η δομή του κυκλώματος εξομοίωσης καθορίζεται από το αν θα υπάρξει μετάβαση στον κόμβο εξόδου της προχαρακτηριζόμενης πύλης. Η πρώτη και πιο ενδιαφέρουσα περίπτωση (καθώς καταναλώνει το περισσότερο ρεύμα) είναι η περίπτωση που η έξοδος μεταβάλλεται. Για αυτές τις περιπτώσεις η εξομοίωση γίνεται με την τοποθέτηση ενός κυκλώματος στην έξοδο της πύλης που αποτελείται από πύλες ίδιου τύπου με αυτήν που χαρακτηρίζουμε. Η φιλοσοφία του κυκλώματος είναι η ίδια με ένα μέρος των πυλών να καθορίζει την χωρητικότητα και κάποιες να χρησιμεύουν στην απομάκρυνση του φαινομένου Miller. Η εικόνα 20 δείχνει την απεικόνιση ενός τέτοιου κυκλώματος εξομοίωσης της χωρητικότητας για μια πύλη τύπου nand δύο εισόδων.

Εφόσον η τακτική που ακολουθούμε είναι να προχαρακτηρίσουμε όλες τις πιθανές περιπτώσεις θα υπάρχει ένα σύνολο περιπτώσεων όπου η έξοδος της πύλης δεν θα αλλάζει λογική κατάσταση. Αν και σε αυτές τις περιπτώσεις το ρεύμα το οποίο καταναλώνεται είναι μικρότερο από ότι αν υπήρχε μετάβαση, παρόλα αυτά τις συμπεριλαμβάνουμε στην βιβλιοθήκη. Σε αυτές τις περιπτώσεις ωστόσο δεν χρειάζεται να κάνουμε όλη αυτή την ιστορία για την χωρητικότητα που οδηγεί η πύλη καθώς δεν θα υπάρξει σημαντική μεταβολή στην τάση της. Έτσι η τοποθέτηση απλά ενός πυκνωτή είναι αρκετή για τον προχαρακτηρισμό επιταχύνοντας παράλληλα της διαδικασία κατασκευής της βιβλιοθήκης χωρίς αποκλίσεις στην ακρίβεια.




Εικόνα 20: Κύκλωμα εξομοίωσης χωρητικότητας

4.3.2.3 Προσομοίωση μεταβάσεων – Εξαγωγή δεδομένων βιβλιοθήκης

Για την εξαγωγή των δεδομένων της βιβλιοθήκης μεταβάσεων χρειάζεται η προσομοίωση των αντίστοιχων κυκλωμάτων προχαρακτηρισμού που περιγράφηκαν πιο πάνω. Για την λειτουργία αυτή θα χρησιμοποιήσουμε μια SPICE μηχανή προκειμένου να πετύχουμε την απαιτούμενη ακρίβεια. Εφόσον πρόκειται για δυναμική προσομοίωση μετάβασης πρέπει να καθορίσουμε το βήμα της ανάλυσης. Η επιλογή μικρού βήματος κατά τον προχαρακτηρισμό θα δώσει μεγαλύτερη ακρίβεια αποτελεσμάτων αλλά και την δυνατότητα στον εκάστοτε χρήστη κατά την διεξαγωγή μια προσομοίωσης να επιλέγει βήμα πολλαπλάσιο από αυτό της βιβλιοθήκης κάτι που εύκολα γίνεται απλά αλλάζοντας την δειγματοληψία από τις προχαρακτηρισμένες μεταβάσεις. Το τίμημα όμως για την επιλογή μικρού βήματος προχαρακτηρισμού είναι να έχουμε μεγαλύτερο μέγεθος βιβλιοθήκης καθώς επίσης και μεγαλύτερο χρόνο για την δημιουργία της. Από την άλλη, επιλέγοντας μεγάλο βήμα δεδομένα αντιστρέφονται καθώς έχουμε μικρότερη βιβλιοθήκη, σε λιγότερο χρόνο αλλά με λιγότερο ακρίβεια και περιορισμένη δυνατότητα επιλογής βήματος κατά την προσομοίωση. Η διαδικασία δημιουργίας την βιβλιοθήκης γίνεται σε δύο φάσεις. Στην πρώτη φάση θα δημιουργηθούν οι κώδικες χαρακτηρισμού για την κάθε μετάβαση τους οποίους θα δεχθεί το SPICE και θα δημιουργήσει αντίστοιχα ένα αρχείο εξόδου για κάθε περίπτωση (εικόνα 20). Πρόκειται για μια χρονοβόρα διαδικασία η οποία όμως μπορεί να εκτελεστεί και παράλληλα καθώς οι προχαρακτηρισμοί είναι ανεξάρτητοι μεταξύ τους. Μετά το τέλος αυτής της φάσης έχουμε ένα σύνολο από αρχεία τα οποία εξήχθησαν απευθείας από το SPICE και περιέχουν ότι πληροφορία χρειαζόμαστε για την βιβλιοθήκη.

Στην δεύτερη φάση μεταφέρουμε τα δεδομένα από τα ASCII αρχεία που βρίσκονται σε άλλο format κάνοντάς την διαδικασία ανάγνωσης των δεδομένων από το πρόγραμμα γρηγορότερη. Πρακτικά με το τέλος της πρώτης φάσης έχουμε όλα τα δεδομένα που χρειαζόμαστε για την βιβλιοθήκη τα οποία απλά είναι σκόρπια σε πάρα πολλά αρχεία. Κάθε φορά που θα χρειαζόταν να διαβαστούν τα δεδομένα μιας μετάβασης θα έπρεπε να τα φέρουμε από τον δίσκο κάνοντας ανάγνωση του αντίστοιχου αρχείου, ο προσδιορισμός του οποίου καθορίζεται από την μετάβαση που θέλουμε να φορτώσουμε. Αυτή η διαδικασία μπορεί να παραληφθεί με ανάγνωση των δεδομένων της βιβλιοθήκης και αποθήκευσης τους σε ένα τέτοιο format που θα διευκολύνει την γρήγορη μεταφορά από τον δίσκο. Έτσι για παράδειγμα υπάρχει η δυνατότητα να συμπεριληφθούν όλα τα δεδομένα από όλες τις περιπτώσεις σε ένα αρχείο το οποίο και να “φορτώνεται” κατά την εκκίνηση του προγράμματος. Το πρόβλημα που μπορεί να δημιουργηθεί σε αυτή την περίπτωση είναι ότι το μέγεθος της βιβλιοθήκης μπορεί να είναι τεράστιο και πέρα από τον χρόνο για να σηκωθεί στην μνήμη θα καταλαμβάνει και πάρα πολύ χώρο σε αυτήν. Μια άλλη τακτική που εφαρμόστηκε είναι να σπάσουμε τις περιπτώσεις ανάλογα με τον συνδυασμό πύλης και της παραμέτρου του φορτίου που οδηγεί. Με αυτό τον τρόπο θα έχουμε ένα σύνολο από αρχεία, το κάθε ένα από τα οποία περιέχει όλες τις δυνατές μεταβάσεις για κάθε περίπτωση πύλης, ανάλογα όμως με τον τρόπο διασύνδεσης της μέσα στο κύκλωμα. Αυτό που θέλουμε να εκμεταλλευτούμε εδώ είναι ότι μπορούμε, αφού διαβάσουμε το netlist του κυκλώματος, να γνωρίζουμε τις πύλες που αυτό περιέχει αλλά και τις περιπτώσεις φορτίου που οδηγεί κάθε μια. Οι υπόλοιποι παράγοντες που συμπεριελήφθησαν στον προχαρακτηρισμό (είσοδοι, τροφοδοσία, slope) αλλάζουν δυναμικά κατά την εκτέλεση της προσομοίωσης οπότε δεν μπορούμε εκ των προτέρων να γνωρίζουμε ποιες από αυτές θα συναντήσουμε κατά την προσομοίωση. Έτσι έχουμε λίγες προσπελάσεις στον δίσκο, μια για κάθε διαφορετικό συνδυασμό πύλης και χωρητικότητας που περιέχει το κύκλωμα, αλλά αποφεύγουμε και να φορτώσουμε στην μνήμη δεδομένα για περιπτώσεις μεταβάσεων που σύγουρα δεν πρόκειται να συναντήσουμε.



Εικόνα 21: Transition Library Creation

4.3.2.4 Περιεχόμενα βιβλιοθήκης μεταβάσεων.

Όπως αναφέραμε πριν κατά τον προχαρακτηρισμό των πυλών αυτό που σίγουρα χρειαζόμαστε είναι οι κυματομορφή του ρεύματος που τραβάει η πύλη κατά την μετάβαση. Η πληροφορία αυτή εναποτίθεται ως έχει στην βιβλιοθήκη για να χρησιμοποιηθεί αργότερα κατά την προσομοίωση. Πέρα από αυτό όμως υπάρχει και ένα σύνολο από επιπλέον πληροφορίες που θα χρειαστούν προκειμένου να αξιοποιηθούν σωστά τα δεδομένα την μετάβασης. Πρόκειται κυρίως για πληροφορίες που αφορούν τον χρονισμό των μεταβάσεων και χρειάζονται για δύο λόγους. Πρώτον για να μπορέσουμε να εναποθέσουμε σωστά τις κυματομορφές των ρευμάτων κατά την προσομοίωση του κυκλώματος στον άξονα του χρόνου και κατά δεύτερο, αποθηκεύουμε κάποια δεδομένα από την ανάλυση των αποτελεσμάτων που έδωσε ο προχαρακτηρισμός καθώς διαφορετικά θα χρειαζόταν να επαναλαμβάνεται αυτή η διαδικασία διαρκώς κατά την προσομοίωση σε σημαντικό κόστος στον χρόνο. Όλες αυτές οι πληροφορίες αφορούν δεδομένα χρόνου. Έτσι για την πρώτη περίπτωση αποθηκεύουμε τον χρόνο της διάδοσης της μετάβασης, την χρονική στιγμή που αρχίζει η μετάβαση στην έξοδο, την χρονική στιγμή που αυτή βρίσκεται στο 10%, στο 90% πότε τελειώνει και άλλα τα οποία με την σωστή αξιοποίηση θα βοηθήσουν στον συγχρονισμό την μετάβασης που θα εναποθέσουμε κατά την προσομοίωση του κυκλώματος με αυτή που περιέχει η βιβλιοθήκη.

Για την άλλη περίπτωση μετριέται και αποθηκεύεται ο χρόνος που χρειάστηκε για την μετάβαση της εξόδου, σε διάφορες εκδοχές, (κλασική εκδοχή καθυστέρησης μετάβασης είναι μεταξύ 10% και 90% της τάσης). Αυτή η πληροφορία χρειάζεται στην προσομοίωση για τον προσδιορισμό των χαρακτηριστικών μιας μετάβασης για όταν, στην πορεία της προσομοίωσης, οδηγήσει κάποια άλλη πύλη. Επιπλέον μια πληροφορία που αποθηκεύεται, αν και δεν είναι απαραίτητη για την ορθή λειτουργία του αλγορίθμου, είναι οι κυματομορφή τάσης του κόμβου εξόδου. Αυτή η πληροφορία χρησιμεύει στο να επιτρέπει την προβολή στο τέλος της προσομοίωσης της στιγμιαίας τάσης όπως διαμορφώθηκε σε κάθε κόμβο. Τέλος, πέραν όλων αυτών, βασιζόμενοι στην ίδια αρχή που εξασφαλίζει την ομοιόμορφη συμπεριφορά της πύλης υπό την επίδραση των ίδιων εξωτερικών διεγέρσεων, μπορούμε να κάνουμε έναν πιο αναλυτικό προχαρακτηρισμό υπό την άποψη ότι το στιγμιαίο ρεύμα που μετράμε μπορεί να σπάσει σε ρεύμα τροφοδοσίας τρανζίστορ και ρεύμα υποστρώματος. Μια τέτοια πληροφορία μπορεί να αξιοποιηθεί στην ανάλυση θορύβου ή του signal integrity χωρίς να επιφέρει κάποιο επιπλέον κόστος στον χρόνο προσομοίωσης ή στην ακρίβεια των αποτελεσμάτων.

4.3.3 Διαδικασία Προσομοίωσης Κυκλώματος

Η διαδικασία της προσομοίωσης όπως προαναφέραμε είναι σε gate-level επίπεδο και η μεθοδολογία ορίζει την χρήση ενός event-driven αλγορίθμου. Μεθοδολογίες βασιζόμενες σε event-driven προσομοιωτές υπάρχουν αρκετές και με πολλές διαφοροποιήσεις σε επίπεδο ακρίβειας και χρόνου εκτέλεσης. Από αυτές τις μεθόδους οι πιο γρήγορες ακολουθούν το πρότυπο του assignable-delay gate-level logic-simulator ενώ οι πιο ακριβείς κινούνται στα πρότυπα των Fast-SPICE εργαλείων με διαχωρισμό του κυκλώματος σε “ενεργά” partitions κάθε φορά και ανάλυση που φτάνει έως electrical level. Αν θεωρήσουμε ότι οι δύο παραπάνω τεχνικές οριοθετούν τον χώρο δράσης των event-driven προσομοιωτών φαίνεται ξεκάθαρα ότι υπάρχει μια διαμάχη μεταξύ ακρίβειας και ταχύτητας. Σε όσο υψηλότερο ιεραρχικά επίπεδο γίνεται η προσομοίωση και όσο πιο απλό το μοντέλο ανάλυσης της καθυστέρησης και της συμπεριφοράς των στοιχείων του κυκλώματος τόσο επιταχύνεται και η διαδικασία προσομοίωσης με αντίστοιχο όμως τίμημα για την ακρίβεια των αποτελεσμάτων.

Μέσα σε αυτό τον χώρο η καινούρια μεθοδολογία που αναπτύχθηκε προσπαθεί να συνδυάσει τα καλά από κάθε διαφορετική προσέγγιση. Έτσι λειτουργεί σε gate-level επίπεδο, κάτι που αυτόματα ανεβάζει τον πήχη της ταχύτητας προσομοίωσης, ενώ με τον προχαρακτηρισμό κουβαλάει μαζί του πληροφορίες που μόνο με μια electrical level προσομοίωση θα μπορούσαν να προκύψουν. Πληροφορίες που χρησιμεύουν στην δημιουργία όχι μόνο ενός ακριβές μοντέλου καθυστέρησης αλλά και λεπτομερούς μοντελοποίησης των ρευμάτων των μεταβάσεων. Με αυτό τον τρόπο η διαδικασία

προσομοίωσης είναι γρηγορότερη ακόμα και από πολλές δημοφιλείς εμπορικές υλοποιήσεις Fast-SPICE εργαλείων χωρίς να πληρώνει το “βαρύ” τίμημα της παρεχόμενης ακρίβειας.

4.3.3.1 Δομή Δεδομένων Μεταβάσεων

Η υλοποίηση του αλγορίθμου έγινε όπως προαναφέραμε πάνω σε έναν gate-level event-driven προσομοιωτή. Έχοντας τις πύλες σαν κεντρικό στοιχείο της δομής του κυκλώματος η προσομοίωση γίνεται με μοντελοποίηση των μεταβάσεων οι οποίες διασχίζουν το κύκλωμα σαν έναν κατευθυνόμενο γράφημα και αναλύοντας κάθε πύλης όταν παρουσιάζονται events στις εισόδους της. Όσων αφορά την δομή των μεταβάσεων υπάρχει ένα σύνολο από δεδομένα που αυτό κουβαλάει και τα οποία χρησιμεύουν για τον χαρακτηρισμό της αλλά και για τον προσδιορισμό των χρονικών παραμέτρων που χρειάζονται για την πορεία την προσομοίωσης. Μια μετάβαση στο κύκλωμα αντιστοιχεί σε μια επακριβώς ορισμένη περίπτωση μετάβασης που υπάρχει στην βιβλιοθήκη. Για αυτό τον λόγο σαν πρώτα δεδομένα είναι οι τιμές των μεταβλητών που καθορίζουν για ποια ακριβώς περίπτωση πρόκειται. Πέραν από τον τύπο της πύλης, ο οποίος είναι δεδομένος από την δομή του κυκλώματος, έχουμε να κάνουμε με τις πέντε παραμέτρους όπως αυτές ορίστηκαν στο κεφάλαιο 4.3.1.1. Πλέον όμως δεν αποθηκεύουμε τις μετρήσιμες τιμές αυτών των μεταβλητών (π.χ. πόσα psec χρειάστηκαν για την μετάβαση) αλλά χρησιμοποιούμε μια μέθοδο δεικτοδότησης στην αντίστοιχη τιμή στον πίνακα των προχαρακτηρισμένων τιμών. Έτσι γνωρίζουμε απευθείας την πληροφορία για τον καθορισμό της περίπτωσης της μετάβασης και έχουμε άμεσα πρόσβαση στα δεδομένα για αυτήν όποτε τα χρειαστούμε. Επιπλέον χρειαζόμαστε κάποιες πληροφορίες που θα μας βοηθήσουν να τοποθετήσουμε τις κυματομορφές στον άξονα του χρόνου στο σωστό διάστημα. Αυτή η πληροφορία δεν μπορεί να υπάρχει μέσα στην βιβλιοθήκη, καθώς αποτελεί ιδιαίτερο χαρακτηριστικό κάθε μετάβασης και για αυτό τον λόγο πρέπει να την κουβαλάει μαζί της. Οι βασικές πληροφορίες που κάθε δομή μετάβασης αποθηκεύει (και χαρακτηρίζουν μόνο την συγκεκριμένη μετάβαση) είναι οι εξής:

1. Αρχική κατάσταση πύλης (input vector).
2. Τελική κατάσταση πύλης (input vector).
3. Αρχική κατάσταση κόμβου εξόδου (λογική τιμή).
4. Τελική κατάσταση κόμβου εξόδου (λογική τιμή).
5. Είσοδος που έφτασε το event.
6. Δείκτης στο event στον κόμβο εισόδου που προκάλεσε αυτή την μετάβαση.
7. Δείκτης καθυστέρησης μετάβασης εισόδου (input slope delay).
8. Δείκτης καθυστέρησης μετάβασης εξόδου (input slope delay).
9. Δείκτης electrical effort.
10. Δείκτης τάσης τροφοδοσίας που βλέπει η πύλη την διάρκεια της

μετάβασης.

11. Χρονικό σημείο που η μετάβαση τάσης εξόδου είναι στο 50%.
12. Χρονικά σημεία που η μετάβαση τάσης εξόδου είναι στο 10% και 90%.
13. Χρονικά σημεία που αρχίζει και τελειώνει η μετάβαση (δραστηριότητα ρεύματος).

Από αυτά τα (1,3,5,6,7,9,10) θεωρούνται γνωστά πριν ξεκινήσει η ανάλυση της μετάβασης πάνω στην συγκεκριμένη πύλη γιατί εξαρτώνται από την μετάβαση στην είσοδο της πύλης που κατέφθασε πριν αλλά και από εξωτερικούς παράγοντες είτε σταθερούς (electrical effort) είτε μεταβλητούς αλλά άσχετους με την συγκεκριμένη μετάβαση (power supply). Από την άλλη τα (2,4,8,11,12,13) είναι πληροφορίες που τις εξάγαμε σε συνδυασμό με τα δεδομένα που ήρθαν από την βιβλιοθήκη μεταβάσεων για την συγκεκριμένη μετάβαση.


Δεν ισχύουν όλα τα παραπάνω για την περίπτωση που η μετάβαση στην είσοδο της πύλης δεν επιφέρει μετάβαση στην έξοδο (όταν δηλαδή τα 3 και 4 είναι ίδια). Σε αυτές τις περιπτώσει τα πράματα είναι κάπως διαφορετικά, από την άποψη ότι κάποιες από αυτές τις παραμέτρους δεν έχουν νόημα. Αυτές είναι όσες αφορούν μετρήσεις στην μετάβαση της εξόδου (8,11,12) καθώς μια τέτοια μετάβαση δεν συμβαίνει.

Σε έναν event driven προσομοιωτή, η ανάλυση του κυκλώματος ακολουθεί την διάδοση των μεταβάσεων στο κύκλωμα. Στην δικιά μας περίπτωση επιλέχτηκε ο διαχωρισμός των πυλών του κυκλώματος σε επίπεδα και η ανάλυση κάθε επιπέδου ξεκινώντας από το πρώτο. Κριτήριο για τον υπολογισμό του επιπέδου που ανήκει κάθε πύλη αποτελεί το μονοπάτι με τον μεγαλύτερο αριθμό ενδιάμεσων σταδίων που καταλήγει σε αυτήν. Αναλύοντας έτσι κάθε επίπεδο θεωρούμε ορθός σαν δεδομένο ότι έχουν χαρακτηριστεί πλήρως όλες οι μεταβάσεις στους κόμβους εισόδου των πυλών του καθώς βρίσκονται σε προηγούμενα επίπεδα. Αυτή η διαδικασία δουλεύει θεωρώντας ότι η δομή του κυκλώματος ακολουθεί συνδυαστική λογική ή ακόμα και σύγχρονη ακολουθιακή καθώς αναλύουμε το συνδυαστικό κομμάτι ανάμεσα στους καταχωρητές. Για την περίπτωση που έχουμε ασύγχρονο ακολουθιακό κύκλωμα η τεχνική μπορεί να δουλέψει χωρίς κανένα πρόβλημα με χρήση δρομολογητή “timewheel” όπου όλες οι μεταβάσεις θα μπαίνουν σε μια λίστα και κάθε φορά θα αναλύεται αυτή με τον μικρότερο χρόνο άφιξης της αντίστοιχης διέγερσης στην είσοδο. Η ανάλυση των πυλών του κάθε επιπέδου θα γίνει σε κάθε μια ξεχωριστά, χωρίς κάποια κριτήρια για κάποια συγκεκριμένη σειρά και ολοκληρωτικά για κάθε πύλη. Έτσι δεν χρειάζεται κάποια ταξινόμηση ως προς των χρόνο άφιξης των διεγέρσεων στο επίπεδο ή οτιδήποτε άλλο.

4.3.4 Διαδικασία προσομοίωσης

Έχοντας αναλύσει όλα τα παραπάνω έχει ήδη αρχίσει να φανερώνεται ο τρόπος με τον οποίο λειτουργεί ο προσομοιωτής. Βασικότερο πλεονέκτημα της μεθόδου είναι ότι οι κυματομορφές ρεύματος και χρόνου υπάρχουν έτοιμες σε μια βιβλιοθήκη και δεν χρειάζεται η επίλυση κάποιου συστήματος εξισώσεων για να δώσει τις τιμές, πόσο μάλλον σε μη γραμμικό κύκλωμα που περιέχει τρανζίστορ και ο χρόνος εξαγωγής και επίλυσης αυτών των εξισώσεων θα ήταν υπερβολικά μεγάλος. Μοναδικό ζήτημα σε αυτή την διαδικασία είναι η εύρεση της ιδανικής περίπτωσης μέσα στην βιβλιοθήκη που να περιγράφει καλύτερα την κάθε περίπτωση. Επιλέγοντας μια περίπτωση από την βιβλιοθήκη τότε όλα τα απαιτούμενα δεδομένα για τον χαρακτηρισμό της μετάβασης έρχονται σε μορφή κυματομορφών τόσο για την τάση της εξόδου όσο και για το ρεύμα που τραβάει η πύλη. Αυτές οι κυματομορφές μετάβασης θα ενσωματωθούν σε μια συγκεντρωτική για τάση και αντίστοιχα μια για το ρεύμα που τραβάει η πύλη στην διάρκεια της περιόδου. Οι μοναδικές αναλύσεις που ίσος χρειαστεί να γίνουν στις κυματομορφές είναι για τις μεν τάσεως σε περιπτώσεις μη-ολοκληρωμένων μεταβάσεων όπως θα αναλυθεί στο κεφάλαιο 4.3.4.3 και για της κυματομορφές ρεύματος ο πολλαπλασιασμός τους με τον συντελεστή μεγέθους, όπου χρειάζεται, όπως περιγράφηκε στο κεφάλαιο 4.3.1.4.

Το μεγάλο ζητούμενο σε αυτό το σημείο είναι η ενσωμάτωση των μεταβάσεων στο σωστό σημείο της γενικής κυματομορφής ή αλλιώς η σωστή εναπόθεσή των δεδομένων πάνω στον άξονα του χρόνου. Σε περίπτωση λάθους σε αυτό το σημείο θα χαλάσει ο χρονισμός των μεταβάσεων, θα παρασυρθούν και οι επόμενες -οδηγούμενες- μεταβάσεις, θα αλλοιωθεί η εικόνα της κυματομορφής του συνολικού ρεύματος που θα τραβάει το κύκλωμα και γενικά θα οδηγήσει σε απώλεια ακρίβειας. Για αυτό τον λόγο υπάρχει μια πληθώρα από δεδομένα στην βιβλιοθήκη πέραν από τις κυματομορφές και που αποσκοπούν στο να καθορίσουν, με ακρίβεια, την θέση στον άξονα του χρόνου που πρέπει να τοποθετηθούν τα δεδομένα. Δεδομένα που καθορίζουν επακριβώς την θέση των ζητούμενων κυματομορφών ως προς την κυματομορφή της μετάβασης στην είσοδο. Με αυτό τον τρόπο, αντιστοιχίζοντας την μετάβαση εισόδου του προχαρακτηρισμού με την διέγερση που προκαλεί την μετάβαση μέσα στο κύκλωμα και γνωρίζοντας επακριβώς ότι πληροφορία χρονισμού της διέγερσης εισόδου χρειάζεται, μπορούμε να προσδιορίσουμε με ακρίβεια την θέση στον χρόνο των δεδομένων που θα έρθουν από την βιβλιοθήκη. Πλέον η εικόνα την προσομοίωσης είναι όπως φαίνεται στην 22.



Εικόνα 22: Διαδικασία προσομοίωσης με μεταφορά και τοποθέτηση κυματομορφών από την βιβλιοθήκη

4.3.4.1 Κριτήρια επιλογής ισοδύναμης μετάβασης.

Από τα δεδομένα που αναφέραμε πιο πάνω για τον τρόπο λειτουργίας της προσομοίωσης είναι φανερό ότι η επιλογή της σωστής περίπτωσης μετάβασης από την βιβλιοθήκη αποτελεί πολύ κρίσιμο παράγοντα για την επιτυχία του όλου εγχειρήματος. Την ώρα της ανάλυσης μια πύλης η αντίστοιχη διαδικασία έχει σε προηγούμενο στάδιο καθορίσει πλήρως τις μεταβάσεις στους κόμβους εισόδου της. Για την ανάλυση της δυναμικής συμπεριφοράς μιας πύλης έχουμε διαθέσιμες όλες τις πληροφορίες που θα χρειαστούμε και που αφορούν τις μεταβάσεις στις εισόδους της. Έτσι για την προδιαγραφόμενη μετάβαση στην πύλη, πριν καν ξεκινήσουμε την ανάλυση, γνωρίζουμε τις εξής πληροφορίες, οι οποίες είναι χωρισμένες σε δύο κατηγορίες ανάλογα με το αν η τιμή τους καθορίζεται από την δομή του κυκλώματος ή από εξωτερικά μεταβαλλόμενους παράγοντες.

1. Δομή κυκλώματος
 - a) Τύπος πύλης.
 - b) Σχετικά μεγέθη τρανζίστορ ως προς την αντίστοιχη πύλη στην βιβλιοθήκη.
 - c) Χωρητικότητα φορτίου στην έξοδο της (fanout).
2. Εξωτερικοί παράγοντες
 - a) Αρχική κατάσταση εισόδων (λογικές τιμές).
 - b) Είσοδος που διεγείρεται.
 - c) Καθυστέρηση μετάβασης διέγερσης.
 - d) Τιμή τάσης τροφοδοσίας κατά την διάρκεια της μετάβασης.

Οι τιμές αυτών των παραμέτρων αρκούν για τον πλήρη καθορισμό της περίπτωσης μετάβασης εντός της βιβλιοθήκης που περιγράφει την αντίστοιχη μετάβαση, όπως αυτή θα συνέβαινε στο κύκλωμα. Σε αυτό το σημείο πρέπει να διευκρινιστεί πως για όλες σχεδόν αυτές τις παραμέτρους δεν χρειάζεται να κάνουμε κανέναν υπολογισμό για την εκτίμηση των τιμών τους. Η αρχική

κατάσταση υπάρχει σαν δεδομένο μες στην πύλη, η είσοδος που αλλάζει καθορίζεται αμέσως από την μετάβαση εισόδου, η καθυστέρηση μετάβασης υπάρχει σαν πληροφορία εντός της δομής που περιγράφει την μετάβαση εισόδου, και μάλιστα σε μορφή δείκτη προς την κοντινότερη περίπτωση στην βιβλιοθήκη. Όσο για τις παραμέτρους που αφορούν το φορτίο της εξόδου και τα μεγέθη των τρανζίστορ, αυτές βρίσκονται εντός της δομής που περιγράφει την πύλη. Η μόνη περίπτωση που θέλει λίγο ανάλυση είναι η τάση τροφοδοσίας και αυτό γιατί πρέπει να εξάγουμε από την κυματομορφή που την περιγράφει τις τάσεις σε ένα χρονικό διάστημα που θα διαρκέσει η μετάβαση και από αυτές να βγάλουμε μια μέση τιμή.

Έχοντας πλέον καθορίσει τις τιμές των παραπάνω παραμέτρων ο καθορισμός της περίπτωση μετάβασης της βιβλιοθήκης που περιγράφει την μετάβαση στο κύκλωμα είναι άμεσος.


4.3.4.2 Μεταφορά δεδομένων από βιβλιοθήκη - Χρονισμός

Έχοντας πλέον δεδομένες τις κυματομορφές που περιγράφουν μια μετάβαση πρέπει να τις τοποθετήσουμε και στο σωστό χρονικό διάστημα που θα πραγματοποιηθούν στο κύκλωμα. Αρωγός σε αυτό αποτελούν ένα σύνολο από πληροφορίες που υπάρχουν στην βιβλιοθήκη και καθορίζουν την σχετική θέση στον άξονα του χρόνου των κυματομορφών ρεύματος και τάσης εξόδου που εισάγουμε με την αντίστοιχη κυματομορφή εισόδου που εφαρμόσαμε στο κύκλωμα χαρακτηρισμού κατά την δημιουργία της βιβλιοθήκης που περιγράψαμε στο κεφάλαιο 4.3.2. Εφόσον αρχική και βασική αρχή για την λειτουργία του προσομοιωτή είναι ότι η πύλη θα συμπεριφέρεται ομοιόμορφα έτσι θεωρούμε ότι και ο χρονισμός δεν εξαιρείται από αυτήν. Έτσι για τον προσδιορισμό της χρονικής απόστασης της κυματομορφής εξόδου από την αντίστοιχη της εισόδου που την προκάλεσε μετράμε την διαφορά χρόνου ανάμεσα στα σημεία που η κάθε τάση είναι στο 50% της μετάβασης. Αυτή η πληροφορία εξάγεται κατά τον προχαρακτηρισμό και αποθηκεύεται μαζί με τα υπόλοιπα δεδομένα την μετάβασης. Κατά την φάση της προσομοίωσης, γνωρίζοντας την χρονική στιγμή που η μετάβαση εισόδου είναι στο 50% (έστω t_{input}) μπορούμε να υπολογίσουμε τον αντίστοιχο χρόνο για την μετάβαση της εξόδου (t_{output}) απλά προσθέτοντας στην αρχική την τιμή της διαφοράς που ήρθε από την βιβλιοθήκη (delay).

$$t_{output} = t_{input} + delay$$

Σε αυτό το σημείο γνωρίζουμε την χρονική στιγμή που η κυματομορφή της προσομοίωσης έχει μια συγκεκριμένη τιμή και αντιστοιχεί σε μια

αντίστοιχη χρονική στιγμή στην κυματομορφή που υπάρχει στην βιβλιοθήκη. Έτσι για να γίνει σωστά η τοποθέτηση από την βιβλιοθήκη στον άξονα του χρόνου πρέπει αυτά τα δύο σημεία να συμπέσουν. Από αυτό το σημείο η διαδικασία είναι πλέον απλή καθώς έχοντας ένα κοινό σημείο αναφοράς στους δύο άξονες του χρόνου μπορούμε εύκολα να προσδιορίσουμε το χρονικό παράθυρο μέσα στο οποίο θα τοποθετήσουμε τόσο την κυματομορφή της τάσης αλλά και αντίστοιχα την κυματομορφή του ρεύματος. Ουσιαστικά επιδιώκεται να υπάρχει η ίδια σχέση μεταξύ των κυματομορφών τάσεων εισόδου-εξόδου όπως αυτή έχει εξαχθεί κατά τον προχαρακτηρισμό και φαίνεται στην εικόνα 17. Η διαδικασία για την προσομοίωση μιας πύλης φαίνεται στην εικόνα 23.




Εικόνα 23: Διαδικασία προσομοίωσης κελιού

4.3.4.3 Αντιμετώπιση μη ολοκληρωμένων μεταβάσεων.

Στην έως τώρα προσέγγιση του αλγορίθμου στην συμπεριφορά του κυκλώματος αναλύσαμε την βασική εσωτερική δραστηριότητα που παρουσιάζεται και είναι οι μεταβάσεις των κόμβων από την μια λογική κατάσταση σε μια άλλη και την αντίστοιχη συμπεριφορά των πυλών. Στην πραγματικότητα όμως αυτή η κατάσταση δεν είναι τόσο ιδανική. Αντίθετα, ένα φαινόμενο που παρουσιάζεται αρκετά συχνά κατά την λειτουργία ενός κυκλώματος είναι και οι μη-ολοκληρωμένες μεταβάσεις που στην λογική τιμή του κόμβου. Μια μετάβαση η οποία προκαλείται από μια διέγερση στις εισόδους αλλά πριν ολοκληρωθεί αναιρείται από μια δεύτερη διέγερση στην ίδια ή σε κάποια άλλη είσοδο της πύλης που επαναφέρει την έξοδο στην αρχική τιμή όπως φαίνεται στην εικόνα 9.

Αυτή η κατάσταση αποκαλείται και glitch [80]. Υπάρχουν δύο τρόποι που μπορεί να εμφανιστεί ένα glitch σε μια πύλη. Ο πρώτος είναι να δημιουργηθεί το glitch σε αυτή την πύλη, το οποίο γίνεται με την εμφάνιση δύο μεταβάσεων στις εισόδους της με πολύ κοντινούς χρόνους άφιξης και η λογική συμπεριφορά της πύλης να οδηγήσει σε αυτό. Ένα παράδειγμα δημιουργία glitch φαίνεται στην εικόνα 24. Ο δεύτερος είναι με διάδοση μέσω της πύλης, όπου σε αυτή την περίπτωση ένα glitch φτάνει στην είσοδο μια πύλης και προκαλεί μια ανάλογη κατάσταση στον κόμβο εξόδου. Με την δημιουργία ενός glitch σε έναν κόμβο αυτό αρχίζει να διαδίδεται στα επόμενα λογικά επίπεδα έως ότου το logical ή το electrical masking να το εξουδετερώσουν.




Εικόνα 24:Παράδειγμα glitch σε μια πύλη nand2

Για έναν event driven προσομοιωτή ο οποίος λειτουργεί σε επίπεδο πυλών η διαχείριση ενός glitch είναι δύσκολη υπόθεση καθώς το electrical masking απαιτεί ιδιαίτερη ανάλυση. Σε γενικές γραμμές η τακτική που ακολουθείται περιγράφεται στο [81] και πρόκειται για ένα εξειδικευμένο μοντέλο το οποίο ενεργοποιείται όταν δημιουργείται ένα glitch κατά την διάρκεια της προσομοίωσης. Αυτή η προσέγγιση όμως βλέπει τις κυματομορφές σαν ευθείες γραμμές και προσπαθεί να εκτιμήσει το πλάτος του εξαγόμενου παλμού.

Στην δικιά μας περίπτωση όμως οι κυματομορφές δεν έχουν τέτοιο σχήμα αλλά αποτελούν γραφικές συναρτήσεις βάση του χρόνου. Και οι δύο μεταβάσεις στις εισόδου θα παράγουν από μια κυματομορφή στην έξοδο, και αντίστοιχα στο ρεύμα που θα καταναλώσει η πύλη. Πριν την ανίχνευση του glitch σύμφωνα με την διαδικασία θα γίνει αντιστοίχιση των ολοκληρωμένων μεταβάσεων στον άξονα του χρόνου χωρίς να υπολογίζεται αρχικά η μεταξύ τους επικάλυψη. Όταν διαπιστωθεί ότι πρόκειται για glitch πρέπει να επαναπροσδιορίσουμε τους υπολογισμούς για αυτά τα δύο events με την μοντελοποίηση ενός electrical masking τόσο για την δημιουργία όσο και για την διάδοση του glitch. Το μοντέλο μας αναλύει την συσχέτιση των δύο μεταβάσεων κοιτώντας της επίδρασης που έχει η κάθε μια στην συμπεριφορά του κόμβου εξόδου της πύλης. Η πιο σημαντική περίπτωση είναι αυτή που και οι δύο μεταβάσεις στις εισόδους της πύλης προκαλούν αλλαγή στον κόμβο εξόδου καθώς αυτή είναι και η αλληλουχία που θα δώσει glitch. Όταν φτάσουμε σε μια τέτοια κατάσταση αυτό που γίνεται είναι ότι η πρώτη μετάβαση στην έξοδο διακόπτεται πριν φτάσει στην τελική της τιμή, ενώ η δεύτερη μετακινείται προς τα αριστερά στον άξονα του χρόνου όπως φαίνεται και στην εικόνα 25.

Για να αντιμετωπίσουμε αποτελεσματικά ένα glitch πρέπει πρώτα να το προσδιορίσουμε πότε εμφανίζεται. Δύο συνεχόμενες μεταβάσεις μεταβάσεις στον ίδιο κόμβο είναι πιθανό να συντελούν glitch όταν υπάρχει μερική επικάλυψη μεταξύ των χρονικών διαστημάτων πραγματοποίησης κάθε μετάβασης. Αν εντοπιστεί ένα τέτοιο φαινόμενο τότε ξεκινά μια διαδικασία υπολογισμού του πλάτους του glitch και στην συνέχεια διαμόρφωσης των τοποθετημένων μεταβάσεων στις εξόδους. Αυτή η ανάλυση μπορεί να δώσει από πλήρη εξουδετέρωση του παλμού (πλάτος μηδέν) έως και διατήρηση των μεταβάσεων στην αρχική τους θέσεις, χωρίς μεταφορά της δεύτερης πιο νωρίς. Στην εικόνα 25 παρουσιάζεται ένα παράδειγμα γέννησης ενός glitch όπου δύο μεταβάσεις καταφτάνουν και στις δύο εισόδους μιας πύλη nand με πολύ μικρή χρονική διαφορά. Κατά την διαδικασία της προσομοίωσης εξάγουμε και τοποθετούμε τις κυματομορφές εξόδου όπως θα συνέβαιναν αν δεν υπήρχε επικάλυψη μεταξύ των μεταβάσεων. Και οι δύο μεταβάσεις εισόδου προκαλούν μετάβαση στην έξοδο όπως ακριβώς φαίνεται στην

εικόνα 25. Στο επόμενο βήμα αναλύουμε την απόσταση μεταξύ των δύο παλμών εισόδου προκειμένου να υπολογίσουμε το πλάτος του παλμού στην έξοδο. Σαν πλάτος παλμού θεωρούμε την χρονική απόσταση μεταξύ των χρονικών στιγμών όπου κάθε μια από τις δύο αντίθετες μεταβάσεις είναι στο 50% της τάσης τροφοδοσίας (V_{dd}).



Εικόνα 25:Μοντελοποίηση electrical masking

Η συνάρτηση που μας παρέχει το πλάτος του παλμού στην έξοδο είναι η ακόλουθη:

Πίνακας 4: Πλάτος εξαγόμενου παλμού

Πλάτος παλμού εξόδου	Συνθήκη
0	$W_{in} < d_1$
$(2W_{in} - d_1 - d_2) \left(1 + \frac{d_2 - d_1}{d_2}\right)$	$d_1 < W_{in} < d_1 + d_2$
W_{in}	$W_{in} > d_1 + d_2$


όπου W_{in} είναι η απόσταση μεταξύ των χρονικών στιγμών όπου κάθε μια από τις δύο μεταβάσεις στις εισόδους είναι στο 50% της τάσης τροφοδοσίας ενώ d_1 και d_2 είναι ο χρόνος διάδοσης για κάθε μετάβαση από την είσοδο και μέσω της πύλης με τις τιμές τους να είναι γνωστές από την βιβλιοθήκη μεταβάσεων. Αν το πλάτος του παλμού πέσει στο 0 θεωρούμε ότι η στιγμιαία

μετάβαση της τάσης στην έξοδο δεν έφτασε σε επίπεδα που να μπορεί να θεωρείται παλμός αλλά αντίθετα εξουδετερώθηκε από το electrical masking.


4.3.5 Συγκριτικά αποτελέσματα

Το συγκεκριμένο εργαλείο αναπτύχθηκε με χρήση αντικειμενοστρεφούς γλώσσας προγραμματισμού C++ και δοκιμάστηκε πάνω στο σύνολο σχεδόν των benchmark circuit ISCAS89 και ISCAS85. Για τον χαρακτηρισμό των μεταβάσεων και την δημιουργία της βιβλιοθήκης χρησιμοποιήθηκαν μοντέλα SPICE στα 120 και 90 νανόμετρα ενώ ο προχαρακτηρισμός έγινε με χρήση του HSPICE που είναι η SPICE μηχανή της SYNOPSYS. Εκτελέσαμε πλήρης δυναμικές προσομοιώσεις με αρχικές μεταβάσεις σε όλες τις εισόδους κάθε κυκλώματος. Τα αποτελέσματα συγκρίθηκαν με το HSPICE, ως προς την ακρίβεια και τον χρόνο εκτέλεσης.


Όσων αφορά την ακρίβεια παρακάτω φαίνονται δύο συγκριτικά παραδείγματα μεταξύ του εργαλείου μας και του SPICE. Σε κάθε περίπτωση προσομοιώθηκε ένα κύκλωμα από τα benchmark circuits κάτω από τις ίδιες συνθήκες με τις ίδιες μεταβάσεις εισόδων και φυσικά στην ίδια τεχνολογία. Το βήμα ανάλυσης του SPICE είναι 1 pico-second που είναι ίδιο με αυτό της προχαρακτηρισμένης βιβλιοθήκης. Στις εικόνες 26 και 27 παρουσιάζονται τα αποτελέσματα που έδωσαν τα δύο εργαλεία σε αντιπαράθεση για το ρεύμα που τραβάνε οι πύλες από την τροφοδοσία. Αντίστοιχα στις εικόνες 28 και 29 παρουσιάζονται σε αντιπαράθεση τα συνολικά ρεύματα που μετρήθηκαν πάνω στα υποστρώματα των τρανζίστορ. Τα κυκλώματα που επιλέχτηκαν είναι από τα ISCAS 89 benchmark circuits τα S13207 και S15850.




Εικόνα 26: Αντιπαράθεση αποτελεσμάτων για το συνολικό ρεύμα μετάβασης (S13207)



Εικόνα 27: Αντιπαράθεση αποτελεσμάτων για το συνολικό ρεύμα μετάβασης (S15850)



Εικόνα 28: Αντιπαράθεση αποτελεσμάτων για το ρεύμα υποστρώματος(S15850)



Εικόνα 29: Αντιπαράθεση αποτελεσμάτων για το ρεύμα υποστρώματος(S13207)

Αντίστοιχα για τους χρόνους εκτέλεσης φαίνεται στον πίνακα 3 η επιτάχυνση που προσφέρει η δικιά μας υλοποίηση.

Πίνακας 5: Αντιπαράθεση χρόνων εκτέλεσης με το HSPICE

Circuit	Our tool	HSPICE
S15850	0,5 minute	17 minutes
S15850_1	0,5 minute	19 minutes
S35932	1 minutes	53 minutes
S38417	1,5 minutes	51 minutes
S38584	2 minutes	1 hour 24 minutes
S38584_1	2 minutes	1 hour 43 minutes

Κεφάλαιο 5

Μελέτη δικτύου διανομής ισχύος.

5.1. Εισαγωγή

Ένα δίκτυο διανομής ισχύος είναι το κομμάτι του κυκλώματος που διανέμει την τροφοδοσία αλλά και την γείωση από τις εξωτερικές επαφές του ολοκληρωμένου σε όλα τα στοιχεία του κυκλώματος. Αποτελεί ένα απλό γραμμικό κύκλωμα από διασυνδέσεις το οποίο είναι υπεύθυνο για να παρέχει παντού εντός του κυκλώματος μια σταθερή τάση τροφοδοσίας που χρειάζεται τα κελία για να λειτουργήσουν σωστά. Οι διαρκείς επαλήθευση όμως του νόμου του Moore που θέλει την μείωση των μεγεθών των ολοκληρωμένων, την αύξηση των συχνοτήτων λειτουργίας αλλά και την αύξηση της κατανάλωσης των κυκλωμάτων οδηγεί στην δημιουργία μεγάλων ποσοτήτων ρευμάτων που ρέουν εντός αυτών των δικτύων σε βαθμό που να επηρεάζεται η αξιόπιστη λειτουργία τους. Συγκεκριμένα για τεχνολογίες κάτω από 130nm η παρεχόμενη προς τις πύλες τάση από το δίκτυο υποβαθμίζεται επηρεάζοντας την λειτουργικότητα τους. Η σωστή λειτουργία του δικτύου τροφοδοσίας αποτελεί βασικό παράγοντα για την ορθή λειτουργία του κυκλώματος. Για αυτό τον λόγο η ο τομέας της ανάλυση της λειτουργίας και της αξιοπιστίας του δικτύου διανομής ισχύος αποτελεί βασικότατο κομμάτι στην σχεδίαση ψηφιακών κυκλωμάτων υψηλών επιδόσεων στις μέρες μας.

Λόγω της ωμικής αντίστασης που παρουσιάζουν οι μη-ιδανικοί αγωγή του δικτύου διανομής ισχύος εμφανίζεται σε πολλά σημεία του πτώση τάσης η οποία αναφέρεται και ως IR-drop. Επίσης ένα μεγάλο κομμάτι την πτώσης τάσης προέρχεται από τα pins διασύνδεσης του ολοκληρωμένου με την εξωτερική τροφοδοσία η οποία μπορεί να προέρχεται είτε με την κλασική τεχνική των wire-bond chips είτε να πρόκειται για C4 bump arrays σε τεχνολογία flip chip όπου οι διασυνδέσεις δεν βρίσκονται στις άκρες του ολοκληρωμένου αλλά σε απλώνονται σε μια ολόκληρη επιφάνεια του.

Η εμφάνιση, σε ένα κύκλωμα, μεγάλων πτώσεων στην τάση τροφοδοσίας οδηγεί σε μείωση της ταχύτητας μετάβασης των πυλών, μείωση των αντοχών σε θόρυβο και γενικά υποβιβασμό των επιπέδων αξιοπιστίας που μπορεί να οδηγήσουν έως και την πλήρη αποτυχία λειτουργίας. Επίσης οι υψηλές τιμές των ρευμάτων που διανύουν το δίκτυο προκαλούν σημαντικές παραμορφώσεις πάνω του λόγω του φαινομένου της ηλεκτρομετανάστευσης

που είναι και αυτός ένας παράγοντας αστοχίας του κυκλώματος. Η μεγάλη πρόκληση επομένως σήμερα για τους σχεδιαστές είναι η κατασκευή ενός αξιόπιστου δίκτυου τροφοδοσίας το οποίο θα κατανέμει την τάση τροφοδοσίας χωρίς αυξομειώσεις, ειδικά στα κρίσιμα κομμάτια του κυκλώματος ενώ παράλληλα να διατηρεί το πλήθος και τα μεγέθη των γραμμών διασύνδεσης σε χαμηλά επίπεδα προσφέροντας μικρότερη κατανάλωση και καταλαμβάνοντας τον λιγότερο δυνατό χώρο.

Οι χωρητικότητες ανάμεσα στους κόμβους των δίκτυων τροφοδοσίας και γείωσης γνωστοί και ως decoupling capacitors λειτουργούν σαν τοπικές συσκευές αποθήκευσης φορτίου και είναι χρήσιμοι στο να αμβλυνθεί το φαινόμενο του IR-drop. Παρασιτικές χωρητικότητες μεταξύ των γραμμών μετάλλου των αγωγών διασύνδεσης και χωρητικότητες μεταξύ του N-well και του υποστρώματος, συμβάλουν επιπλέων decoupling capacitance στους αγωγούς διασύνδεσης. Δυστυχώς, ακόμα και αυτή η επιπλέον χωρητικότητα δεν είναι αρκετή για να περιορίσει το φαινόμενο της πτώσης τάσης εντός αποδεκτών για την σχεδίαση ορίων.

Η βαρύτητα της επίδρασης του IR-drop σε μια σχεδίαση αυξάνεται από το γεγονός ότι οι τάσεις τροφοδοσίας που λειτουργούν τα ολοκληρωμένα έχει πέσει από τα 5V που ήταν στα 0,6μτ σε 1.2V στα 0.13μτ. Από την άλλη όμως δεν ισχύει το ίδιο για την κατανάλωση η οποία όχι μόνο δεν μειώνεται αλλά σε γενικές γραμμές ακολουθεί αυξητική πορεία καθώς το πλήθος των πυλών εντός του ολοκληρωμένου αυξάνει διαρκώς. Αυτό σε γενικές γραμμές σημαίνει εφόσον η κατανάλωση του ολοκληρωμένου παρέμεινε η ίδια ενώ η παρεχόμενη τάση μειώθηκε ότι το ρεύμα αυξήθηκε κατά τον ίδιο παράγοντα ή ίσως και μεγαλύτερο. Έτσι για μείωση από τα 5V στα 1.2V το συνολικό ρεύμα θα αυξήθηκε κατά έναν συντελεστή 4,17. Παράλληλα οι αντοχές της σχεδίασης σε πτώσεις τάσης του δίκτυου έχουν μειωθεί. Μια πτώση τάσης της τάξεως του 5% στα 5V τροφοδοσίας αντιστοιχεί σε 250mV ενώ στα 1.2V αντιστοιχεί σε 60mV. Από τον κλασικό τύπο $\Delta V = IR$ η αντίσταση R πρέπει να μειωθεί κατά τον ίδιο συντελεστή (4,17) αν η ένταση του ρεύματος ήταν σταθερή. Δεδομένου όμως ότι οι απαιτήσεις σε ρεύμα του κυκλώματος όχι απλά δεν είναι η ίδια αλλά είναι κατά 4,17 μεγαλύτερη τότε αυτό σημαίνει ότι η αντίσταση R στο δίκτυο τροφοδοσίας πρέπει να είναι 17,4 φορές μικρότερη στα 0,13μτ από ότι ήταν στα 0,6μτ μόνο και μόνο για να διατηρηθεί η πτώση τάσης στα ίδια ποσοστιαία επίπεδα. Το αποτέλεσμα είναι σήμερα η σχεδίαση του δίκτυου διανομής της ισχύος να αποτελεί μεγάλο παράγοντα στον καθορισμό της επιτυχίας της σχεδίασης. Παραλείψεις στον καθορισμό αλλά κυρίως στον εντοπισμό και στην διόρθωση των προδιαγραφών που πρέπει να έχει ένα τέτοιο δίκτυο θα έχει αρνητική επίδραση στο τελικό αποτέλεσμα της σχεδίασης.

Λόγω του φαινομένου που αναφέραμε παραπάνω καθώς και της αύξησης στην κατανάλωση ισχύος και στην ταχύτητα που πλέον χαρακτηρίζει

τις σύγχρονες υλοποιήσεις μικροεπεξεργαστών υψηλής απόδοσης, ο παράγοντας di/dt που αντιπροσωπεύει τον ρυθμό μεταβολής του ρεύματος, αποτελεί ένα σημαντικό ζήτημα για τους σχεδιαστές. Αν και η συνολική μέση κατανάλωση αυξάνεται, δεν αποτρέπει ωστόσο την απότομη μεταβολή της έντασης του ρεύματος από τα κυκλώματα, αντιθέτως μάλιστα μπορεί να οδηγήσει και σε αύξηση αυτού του φαινομένου. Οι σχεδιαστές αντιμετωπίζουν αυτές τις περιπτώσεις με επανασχεδίαση των μεγεθών του δικτύου διανομής ισχύος, ενώ βασίζονται και στην χρήση πυκνωτών, ακόμα και στην ύπαρξη παρασιτικών χωρητικοτήτων προκειμένου να περιορίσουν την απότομη μεταβολή του ρεύματος και τις ανεπιθύμητες πτώσεις τάσης που αυτό προκαλεί. Ωστόσο είναι απαραίτητος ο υπολογισμός της έντασης του ρεύματος σε ένα δίκτυο διανομής ισχύος διαφορετικά ο σχεδιαστής θα προχωρά στα τυφλά με ανεπιθύμητα αποτελέσματα τόσο σε περίπτωση υποεκτίμησης όσο και σε περίπτωση υπερεκτίμησης του φαινομένου.

5.2. Τεχνικές ανάλυσης


Το ιδανικό σε ένα ψηφιακό flow θα ήταν η ενσωμάτωση του δικτύου τροφοδοσίας να γίνει όσο το δυνατόν νωρίτερα στην ανάλυση του κυκλώματος. Κάτι τέτοιο όμως δεν είναι καθόλου εύκολο ειδικά στα πρώτα στάδια της σχεδίασης που η υλοποίηση βρίσκεται σε RTL επίπεδο. Αυτό γιατί η ανάλυση της συμπεριφοράς του δικτύου τροφοδοσίας απαιτεί λεπτομερείς πληροφορίες που μόνο έχοντας μια συγκεκριμένη δομή κυκλώματος μπορεί να εξαχθεί. Σε RTL επίπεδο μια τέτοια ανάλυση δεν είναι αρκετά ακριβής για να θεωρηθεί αξιόπιστη καθώς η δομή, οπότε και η συμπεριφορά του κυκλώματος, δεν έχει ακόμα καθοριστεί. Από την στιγμή που το κύκλωμα θα έχει περάσει την φάση της σύνθεσης και θα έχουμε ένα πλέγμα από κελία μπορεί κανείς να προχωρήσει σε μια τέτοια ανάλυση με την προϋπόθεση βέβαια ότι έχει καθορίσει πλήρως σε φυσικό επίπεδο και το δίκτυο διανομής ισχύος. Το σημείο όπου οι περισσότερες τεχνικές ανάλυσης του power grid αρχίζουν να αναμειγνύονται είναι όταν έχουμε για το ψηφιακό κύκλωμα τουλάχιστον την περιγραφή του σε netlist βασισμένο σε μια υπάρχουσα τεχνολογία. Η σύνδεσή με συγκεκριμένα μοντέλα τεχνολογίας είναι απαραίτητη για την καλύτερη εκτίμηση των ρευμάτων που τραβάει το κύκλωμα. Όσον αφορά το δίκτυο διανομής ισχύος χρειάζεται μια περιγραφή σε φυσικό επίπεδο προκειμένου να μπορούν να εξαχθούν με ακρίβεια οι παρασιτικές αντιστάσεις και χωρητικότητες σε αυτό.

Το μεγαλύτερο πρόβλημα στην ανάλυση ενός κυκλώματος συμπεριλαμβανομένου και ενός δικτύου ισχύος είναι το μεγάλο μέγεθος (συνήθως εκατομμύρια κόμβοι σε έναν σύγχρονο επεξεργαστή). Η προσομοίωση όλων των μη γραμμικών στοιχείων του κυκλώματος μαζί με το δίκτυο ισχύος είναι υπολογιστικά αδύνατο. Ο λόγος βρίσκεται στον τρόπο λειτουργίας των εργαλείων προσομοίωσης και στις παραδοχές πάνω στις οποίες βασίζονται. Έτσι για τα εργαλεία τύπου Fast-SPICE, που δουλεύουν σε επίπεδο τρανζίστορ, η προσθήκη ενός γραμμικού κυκλώματος που θα συνέδεε όλα τα κελιά του ψηφιακού κυκλώματος θα στερούσε την βασική ιδιότητα τους για διαχωρισμό του κυκλώματος σε τμήματα και ανάλυση μόνο

όσων από αυτά παρουσίαζαν δραστηριότητα. Θα υποβίβαζε έτσι την απόδοση του εργαλείου, από άποψη ταχύτητας, στα επίπεδα μιας SPICE μηχανής καθιστώντας την χρήση του ασύμφορη. Από την άλλη, τα εργαλεία που δουλεύουν σε επίπεδο πυλών δεν είναι σχεδιασμένα και δεν μπορούν αλγορίθμικά να υποστηρίζουν την προσθήκη ενός δικτύου τροφοδοσίας. Με αυτά τα δεδομένα γίνεται φανερό ότι δεν μπορεί να υπάρξει άμεση προσέγγιση του προβλήματος αλλά πρέπει να γίνει με κάποιον έμμεσο τρόπο.


Η πιο κλασική μέθοδος προσέγγισης για ανάλυση ενός ψηφιακού κυκλώματος συμπεριλαμβανομένου του δικτύου τροφοδοσίας απαιτεί τον διαχωρισμό της διαδικασίας σε δύο φάσεις. Αρχικά το μη-γραμμικό κομμάτι του κυκλώματος προσομοιώνεται υπό την θεώρηση ότι τροφοδοτείται από μια σταθερή ιδανική πηγή τροφοδοσίας και από αυτή την διαδικασία εξάγονται και αποθηκεύονται τα ρεύματα που αυτό τραβάει. Στην συνέχεια, αυτό το κομμάτι μοντελοποιείται σαν ανεξάρτητες πηγές τροφοδοσίας, στις οποίες αποδίδονται τα ρεύματα που εξήχθησαν από το πρώτο βήμα, και εφαρμόζονται πάνω στο γραμμικό δίκτυο διανομής ισχύος το οποίο και προσομοιώνεται. Από αυτή την προσομοίωση εξάγονται οι πτώσεις τάσης που εμφανίζονται στο γραμμικό δίκτυο στα σημεία που εφάπτεται με το ψηφιακό κομμάτι του κυκλώματος.

Κατά την εκτέλεση αυτής της διαδικασίας παρουσιάζεται ένα πρόβλημα καθώς τα ρεύματα με τα οποία προσομοιώθηκε το γραμμικό δίκτυο εξήχθησαν από την προσομοίωση του ψηφιακού κυκλώματος με την θεώρηση ότι η τροφοδοσία του είναι ιδανική. Στην πραγματικότητα όμως αυτή η παραδοχή δεν ισχύει, οπότε και τα ρεύματα που εξήχθησαν στο πρώτο βήμα δεν είναι τα πραγματικά με αποτέλεσμα αυτή η διαδικασία να παρουσιάζει σημαντικές αποκλείσεις. Αυτό φαίνεται και στην εικόνα 30 όπου η κυματομορφή του ρεύματος υπό την θεώρηση ιδανικής τροφοδοσίας δίνει πολύ μεγαλύτερη μέγιστη τιμή, κάτι που θα αλλοιώσει τα αποτελέσματα της πτώσης τάσης κατά την προσομοίωση του δικτύου τροφοδοσίας. Μόνο σε κυκλώματα που παρουσιάζουν μικρές, έως ανύπαρκτες, πτώσεις τάσης, οπότε και η σχεδίαση δεν επηρεάζεται από αυτό το φαινόμενο μπορεί να βασιστεί κανείς στα αποτελέσματα που δίνει μια τέτοια τεχνική. Σε περιπτώσεις όμως όπως αυτής στην εικόνα 31 όπου φαίνεται η τάση στο κόμβο του δικτύου τροφοδοσίας που τροφοδοτεί το κομμάτι του κυκλώματος που έδωσε το ρεύμα της εικόνα 30 η πτώση τάσης είναι σημαντική, για αυτό και η απόκλιση της συγκεκριμένης τεχνικής πολύ μεγάλη. Σε σχεδιάσεις όμως υψηλών προδιαγραφών όπου τα πράγματα κινούνται στο όριο, η ακριβής εκτίμηση της πραγματικής πτώσης τάσης της τροφοδοσίας αποτελεί πληροφορία μείζονος σημασίας για την εξέλιξη της σχεδίασης.



**Εικόνα 30: Απόκλιση κυματομορφών ρευμάτων μεταξύ θεώρησης
ιδανικής τροφοδοσίας και πραγματικής.**

Είναι σημαντικό να τονιστεί ότι τα ρεύματα που τραβάει σε κάθε σημείο του δικτύου το κύκλωμα δεν είναι ανεξάρτητα μεταξύ τους λόγω των εξαρτήσεων που υπάρχουν μεταξύ των αντίστοιχων τμημάτων (*blocks*) του κυκλώματος. Μια διαδικασία αντιμετώπισης αυτού του προβλήματος βασίζεται στην εξαγωγή διανυσμάτων εισόδων για κάθε ανεξάρτητο τμήμα του κυκλώματος με την χρήση ενός λογικού προσομοιωτή και χρησιμοποιώντας δείγματα εισόδων για το συνολικό κύκλωμα. Είναι πολύ σημαντικό θέμα στην ανάλυση του δικτύου διανομής ισχύος ο καθορισμός των διανυσμάτων εισόδου που θα εφαρμοστούν για την ανάλυση. Στον τομέα της μελέτης την πτώσης τάσης το ζητούμενο είναι να βρεθούν εκείνα τα ζεύγη εισόδων που θα δώσουν το μεγαλύτερο στιγμιαίο ρεύμα, ενώ από την άλλη στην ανάλυση του φαινομένου της ηλεκτρομετανάστευσης που γίνεται πάνω στο δίκτυο ισχύος, το ενδιαφέρον επικεντρώνεται στις εισόδους που θα δώσουν το μεγαλύτερο μέσο ρεύμα.



Εικόνα 31: Πραγματική πτώση τάσης σε κόμβο

διασύνδεσης του δικτύου τροφοδοσίας.

5.2.1. Κατηγορίες μεθοδολογιών

Η μέθοδοι ανάλυσης του δικτύου τροφοδοσίας χωρίζονται σε δύο κατηγορίες, στις εξαρτημένες από εισερχόμενα διανύσματα εισόδων και στις ανεξάρτητες από αυτά. Στην πρώτη περίπτωση έχουμε να κάνουμε ουσιαστικά με μια ανάλυση αντίστοιχη της στατιστικής προσομοιώνοντας το κύκλωμα για ένα πλήθος διανυσμάτων εισόδων. Το πρόβλημα όμως στην περίπτωση της ανάλυσης του δικτύου είναι ότι, σε αντίθεση με την στατιστική ανάλυση για εκτίμηση ενέργειας, δεν ψάχνουμε για μια τιμή που θα συγκλίνουν κάποια στιγμή τα αποτελέσματα των προσομοιώσεων, αλλά για την περίπτωση εκείνη που θα δώσει την μέγιστη πτώση τάσης σε κάποιον κόμβο τροφοδοσίας. Το πρόβλημα εδώ βρίσκεται στο γεγονός ότι δεν είναι γνωστό από την αρχή το ζεύγος διανυσμάτων στις εισόδους που θα δώσουν μια μέγιστη πτώση τάσης. Εκτός από την απίθανη περίπτωση να γνωρίζει με κάποιον τρόπο ο σχεδιαστής ένα τέτοιο ζεύγος τιμών, πρέπει να αναλύσουμε το κύκλωμα για ένα μεγάλο δείγμα εισόδων και να αξιολογήσουμε τα αποτελέσματα. Πάλι υπάρχει η ανάγκη να δοθούν από τον σχεδιαστή τα διανύσματα εκείνα που, θεωρεί κατά την γνώμη του, ότι επιβαρύνουν σε μεγάλο βαθμό το κύκλωμα οπότε θα οδηγήσουν στις μεγαλύτερες πτώσης τάσης. Σαν λύση σε αυτό το πρόβλημα διαφαίνονται τεχνικές που κάνουν αποτίμηση του κυκλώματος και εξάγουν αυτόματα ένα σύνολο μεταβάσεων εισόδων που θεωρητικά δίνουν την μεγαλύτερη δραστηριότητα στους κόμβους του, οπότε και τα μεγαλύτερα ρεύματα στους αγωγούς τροφοδοσίας, οπότε πιθανόν και την μεγαλύτερη πτώση τάσης σε αυτά τα σημεία. Πρόκειται όμως για μεθόδους υπολογιστικά απαιτητικές οι οποίες λειτουργούν για τμήματα του κυκλώματος αντί για το ολοκληρωμένο συνολικά. Επιπλέον

αυτές οι τεχνικές λόγω του περιορισμένου αριθμού των δειγμάτων που λαμβάνουν δίνουν συνήθων υποτιμημένες εκτιμήσεις για την πτώση τάσης καθώς σπάνια πετυχαίνουν τον πραγματικό συνδυασμό που θα δώσει την μέγιστη τιμή.

Από την άλλη βέβαια, και επειδή δεν είναι καθόλου πρακτικό και εύκολο από τον σχεδιαστή να παρέχει μια τέτοια πληροφορία, υπάρχουν μέθοδοι οι οποίες λειτουργούν χωρίς διανύσματα εισόδων ή ζητάνε τυχαία διανύσματα που εξάγονται πολύ εύκολα. Αυτές οι προσεγγίσεις βασίζονται σε τεχνικές εκτίμησης του μεγίστου ρεύματος που θα τραβάει κάθε του κυκλώματος χωρίς αυτή η τιμή προηγουμένως να συμπεριλαμβάνεται απαραίτητα στα αποτελέσματα των προσομοιώσεων.

Εναλλακτική προσέγγιση για την ανάλυση του δικτύου της χρήσης πιθανοθεωρητικών μοντέλων, ανεξάρτητων από συγκεκριμένα διανύσματα εισόδων, τεχνική αντίστοιχη με αυτήν της εκτίμησης ισχύος η οποία όμως δεν μπορεί να εντοπίσει την περίπτωση εκείνη που θα δώσει την μεγαλύτερη πτώση τάσης καθώς και την έκταση αυτής.


Η κεντρική φιλοσοφία όλων αυτών των προσεγγίσεων του τρόπου ανάλυσης του δικτύου τροφοδοσίας έχει να κάνει με την εκτίμηση της χειρότερης πτώσης τάσης που παρουσιάζεται στους κόμβους του. Το φαινόμενο της ηλεκτρομετανάστευσης (EM) είναι ένα εξίσου σημαντικό θέμα και η προσέγγισή του βασίζεται σε παρόμοιες τεχνικές. Αντί για την τάση σε κάθε κόμβο στην EM η ανάλυση επικεντρώνεται στην μελέτη του ρεύματος των κόμβων και αντί για άνω όρια στην πτώση τάση θεσπίζονται όρια στην ένταση του ρεύματος.

5.3. Εμπορικές προσεγγίσεις του προβλήματος.

Όλες σχεδόν οι λύσεις που υπάρχουν στο εμπόριο ακολουθούν την φιλοσοφία του διαχωρισμού της προσομοίωσης σε δύο φάσεις όπως αναφέρθηκε παραπάνω. Το πρόβλημα ωστόσο της απόκλισης του ρεύματος που εξάγεται κατά την προσομοίωση του ψηφιακού κυκλώματος λόγω της λανθασμένης θεώρησης ιδανικής τάσης δεν αντιμετωπίζεται ουσιαστικά σε καμία από αυτές. Μια τεχνική που επιδιώκει τον περιορισμό της απόκλισης λόγω της θεώρησης ιδανικής τάσης είναι με μια επαναληπτική διαδικασία. Συγκεκριμένα μετά την κανονική διαδικασία προσομοίωσης που ψηφιακού και στην συνέχεια του γραμμικού κυκλώματος η διαδικασία επαναλαμβάνεται μόνο που αυτή την φορά στην προσομοίωση του ψηφιακού κυκλώματος αντί για ιδανική τροφοδοσία εισάγεται μια τιμή που υπολογίστηκε από την πρώτη ανάλυση του δικτύου τροφοδοσίας. Αυτό έγινε και με μια προσαρμογή των αντίστοιχων εργαλείων προσομοίωσης να δέχονται διαφορετικές τιμές τάσης πάνω από τα διάφορα σημεία του κυκλώματος.

Θεωρητικά μια τέτοια κίνηση αποσκοπεί στο να έχουν κατά το δεύτερο πέρασμα, οι τάσεις τροφοδοσίας πάνω από κάθε κομμάτι στην προσομοίωση του ψηφιακού κυκλώματος, τιμές κοντά στις πραγματικές. Ωστόσο αυτή η

μέθοδος δεν μπορεί πάλι να εξαλείψει το πρόβλημα, αντιθέτως μπορεί να δημιουργήσει επιπλέον προβλήματα. Κύριος λόγος για αυτό είναι ότι, ασχέτως του πως εξάγει την τιμή τάσης κάθε κόμβου του δικτύου, δεν μπορεί να προσδιοριστεί εύκολα μια «σωστή» τιμή. Για ένα σύνολο προσομοιώσεων με διαφορετικές μεταβάσεις στις εισόδους είναι σίγουρο ότι κάθε μετάβαση θα προκαλεί και την δικιά της πτώση τάσης. Επίσης σε ένα γραμμικό κύκλωμα όπως είναι το δίκτυο τροφοδοσίας υπάρχει διαρκής συσχέτιση μεταξύ όλων των κόμβων του δικτύου και η τιμή της τάσης σε κάθε έναν από αυτούς επηρεάζει ολόκληρο το δίκτυο. Είναι λοιπόν σίγουρο πως για το μεγάλο πλήθος από διανύσματα μεταβάσεων στις εισόδους θα αντιστοιχεί και από ένα διάνυσμα πτώσεων τάσης στου κόμβους του δικτύου. Είναι επομένως λάθος να εισάγει κάποιος μια σταθερή τιμή σε κάθε κόμβο γιατί, όποια και αν είναι αυτή, δεν θα αντιστοιχεί στην πραγματική πτώση τάσης για την συντριπτική πλειοψηφία των διανυσμάτων μεταβάσεων εισόδων. Μια τέτοια προσέγγιση φαίνεται στην εικόνα 32 όπου USIM είναι ο Fast-SPICE, επιπέδου τρανζίστορ προσομοιωτής της Cadence και UPS(Ultrasim Power network Solver) είναι ο αντίστοιχος προσομοιωτής που χρησιμοποιείται για το γραμμικό δίκτυο διανομής ισχύος. Το μεγάλο μειονέκτημα αυτής της μεθόδους είναι ότι δουλεύει με στατικές τιμές αντί για κυματομορφές. Επίσης, όπως παραδέχεται έμμεσα και η ίδια η Cadence, ο transistor level προσομοιωτής δεν είναι αρκετά γρήγορος για να αντεπεξέλθει σε μεγάλος υλοποιήσεις, ειδικά μάλιστα όταν απαιτείται η επανάληψη της κάθε προσομοίωσης.



Εικόνα 32:UltraSIM and UPS cosimulation


Μια άλλη προσέγγιση είναι η κατασκευή Fast-SPICE προσομοιωτών που δουλεύουν σε επίπεδο τρανζίστορ και συνυπολογίζουν απευθείας την επίδραση του δικτύου ισχύος. Μάλιστα για τα γραμμικά στοιχεία του κυκλώματος εφαρμόζονται ένας αριθμός απλοποιήσεων με σκοπό να κάνει την ανάλυση του κυκλώματος ευκολότερη δίνοντας μικρότερους πίνακες προς επίλυση. Ωστόσο και αυτή η λύση δεν υιοθετείται από τους σχεδιαστές καθώς

για σχετικά μεγάλες υλοποιήσεις ο χρόνος εκτέλεσης των προσομοιώσεων είναι υπερβολικά μεγάλος. Αυτή η προσέγγιση εφαρμόστηκε από το HSIM, έναν Fast-SPICE προσομοιωτή της Nassda που στην πορεία αγοράστηκε από την Synopsys[85]. Το μεγάλο μειονέκτημα αυτής της μεθόδου είναι ότι, παρά την σχετικά μεγάλη ακρίβεια που πετυχαίνει, είναι υπερβολικά αργό καθώς από την μία δουλεύει σε επίπεδο τρανζίστορ, από την άλλη η σύζευξη του κυκλώματος με το δίκτυο διανομής ισχύος, όσο και αν έχει απλοποιηθεί, δημιουργεί στην Fast-SPICE μηχανή απώλεια της βασικής ιδιότητας που έχουν αυτά τα εργαλεία, της διάσπασης του κυκλώματος σε μικρότερα partitions. Είναι χαρακτηριστικό άλλωστε ότι στην λύση που προτείνει η ίδια η εταιρία για full-chip δυναμική ανάλυση του IR-drop δεν συμπεριλαμβάνεται το HSIM αλλά άλλα εργαλεία που δουλεύουν σε επίπεδο πυλών. Για τις μεγάλες υλοποιήσεις κυκλωμάτων η προτεινόμενη από την εταιρία λύση περιλαμβάνει έναν switch-level, assignable delay προσομοιωτή ο οποίος με την χρήση προ-χαρακτηρισμένων μεταβάσεων εξάγει τις κυματομορφές των ρευμάτων από την δραστηριότητα των κόμβων. Όπως όμως φαίνεται και στην εικόνα 33 το δίκτυο διανομής ισχύος δεν μετέχει καθόλου στην ανάλυση του ψηφιακού κυκλώματος παρά μόνο μπαίνει αφού έχουν εξαχθεί πλήρως τα ρεύματα που αυτό τραβάει. Είναι φανερό επομένως ότι αυτή η λύση θα παρουσιάζει τις αποκλίσεις που παρουσιάστηκαν στα πρώτα κεφάλαια λόγω του μη υπολογισμού της επίδρασης της πραγματικής πτώσης τάσης του δικτύου διανομής ισχύος στην συμπεριφορά του κυκλώματος.

5.4. Μέθοδος προσομοίωσης με σύζευξή δικτύου τροφοδοσίας.

Στα πλαίσια του παρόντος διδακτορικού αναπτύχθηκε μια μέθοδος δυναμικής προσομοίωσης ενός ψηφιακού κυκλώματος συνυπολογίζοντας την συμπεριφορά του δικτύου διανομής ισχύος πάνω σε αυτό. Η μέθοδος λειτουργεί σε επίπεδο πυλών οπότε επιτυγχάνονται σημαντικά μικροί χρόνοι εκτέλεσης ενώ η ακρίβεια παραμένει σε πολύ υψηλά επίπεδα, συγκρινόμενη ακόμα και αυτή που προσφέρει το SPICE. Η μέθοδος βασίζεται στο εργαλείο προσομοίωσης που περιγράψαμε στο κεφάλαιο 4, έναν event-driven, gate-level, assignable delay, logic simulator όπου όμως για κάθε cell υπάρχει πλήρης χαρακτηρισμός της μετάβασης σε transistor level σε μια βιβλιοθήκη προ-χαρακτηρισμένων μεταβάσεων. Το εργαλείο αυτό προσομοιώνει το ψηφιακό, μη-γραμμικό κομμάτι του κυκλώματος και λειτουργεί με έναν εναλλασσόμενο τρόπο με μια SPICE μηχανή η οποία προσομοιώνει το δίκτυο διανομής ισχύος που αποτελεί ένα γραμμικό κύκλωμα. Η μέθοδος λειτουργεί επαναληπτικά με τα δύο εργαλεία να εναλλάσσονται σε κάθε επανάληψη εκτελώντας από τμήμα τις προσομοίωσης. Τα αποτελέσματα που δίνουν, σε μορφή κυματομορφών για τάση και για ρεύμα, βρίσκονται κοντά στα

πραγματικά για τα οποία ο μόνος εναλλακτικός τρόπος να παραχθούν είναι με χρήση εξολοκλήρου SPICE αλλά σε πολύ περισσότερο χρόνο.




Εικόνα 33:Ανάλυση πτώσης τάσης από το PrimeRail της Synopsys

Η μέθοδος που υλοποιήσαμε ακολουθεί σαν βασική προσέγγιση την ίδια διαδικασία που ακολουθούν πολλά διαφορετικά εργαλεία με το να διαχωρίζει την προσομοίωση μεταξύ του γραμμικού και του μη-γραμμικού μέρους του κυκλώματος. Η διαδικασία αυτή απαιτεί τον προσδιορισμό της διεπαφής μεταξύ του δικτύου ισχύος και του ψηφιακού κυκλώματος. Έτσι οι κόμβοι του δικτύου όπου ενώνονται με το ψηφιακό κύκλωμα ονομάζονται *tap points* ενώ για τις ανάγκες της διαδικασίας, το ρεύμα που τραβάει το ψηφιακό κύκλωμα μέσα από κάθε *tap point* ονομάζεται *tap current*. Σε κάθε επανάληψη το εργαλείο προσομοίωσης του κυκλώματος υπολογίζει τα *tap currents* για ένα μόνο βήμα του χρόνου το μέγεθος του οποίου καθορίζεται από εμάς. Στην αρχή της προσομοίωσης, στην πρώτη επανάληψη, η τάση τροφοδοσίας θεωρείται ιδανική. Στις επόμενες επαναλήψεις η αντίστοιχη τιμή της τάσης συνεχίζει από εκεί που σταμάτησε στο προηγούμενο βήμα.

Ο προσομοιωτής θα αναλύσει το κύκλωμα θεωρώντας γνωστή την τάση τροφοδοσίας για κάθε *tap point* και θα εξάγει τα ρεύματα για ένα μικρό χρονικό διάστημα θεωρώντας ότι η τάση δεν θα μεταβληθεί. Είναι βασικό να

χρησιμοποιήσουμε μικρό βήμα καθώς έτσι ισχύει η θεώρηση ότι η τάση τροφοδοσίας δεν προλαβαίνει να μεταβληθεί αλλά παραμένει σταθερή. Η επιλογή του βήματος αποτελεί κρίσιμη παράμετρο της διαδικασίας. Για μικρά βήματα η ακρίβεια στα αποτελέσματα που πετυχαίνεται είναι καλή αλλά με μεγάλο κόστος σε χρόνο εκτέλεσης. Από την άλλη μεγάλο βήμα θα επιταχύνει μεν την διαδικασία αλλά θα οδηγήσει σε αποκλίσεις εξαιτίας του γεγονότος ότι η τάση τροφοδοσίας δεν μένει σταθερή (ή σχεδόν σταθερή) κατά την διαδικασία προσομοίωσης του ψηφιακού κυκλώματος. Στον σχετικό χρόνο άλλωστε που γίνεται η προσομοίωση του ψηφιακού κυκλώματος η πληροφορία της τάσης τροφοδοσίας μας είναι άγνωστη. Για αυτό βασιζόμαστε στην θεώρηση ότι για μικρό θα μένει σταθερή στην τιμή που είχε στην αρχή της διαδικασίας μέσα σε κάθε επαναλαμβανόμενο κύκλο. Οι κύκλοι αυτοί θα συνεχιστούν έως ότου να μην υπάρχει άλλο δραστηριότητα στο ψηφιακό κύκλωμα και το δίκτυο ισχύος σταθεροποιηθεί σε μια τιμή. Από τις τιμές που εξάγαμε σε κάθε επαναληπτικό βήμα συμπληρώνονται οι κυματομορφές τόσο των τάσεων όσο και των ρευμάτων στα tap points του δικτύου διανομής ισχύος. Στην εικόνα 34 παρουσιάζεται το διάγραμμα τις μεθόδου με το ψηφιακό προσομοιωτή (EDS) και τον SPICE προσομοιωτή του δικτύου να εναλλάσσονται έως ότου συμπληρωθεί μια ολόκληρη περίοδος και το κύκλωμα σταθεροποιηθεί.




Εικόνα 34: Διάγραμμα επαναληπτικής μεθόδου

Μετά από αρκετά πειράματα επιλέχθηκε σαν ιδανική τιμή για το βήμα της διαδικασίας να είναι ίση με την μέση καθυστέρηση ενός αντιστροφέα ο οποίος οδηγεί χωρητικότητα ίση με την χωρητικότητα εισόδου του και για ιδανική τάση τροφοδοσίας. Για μοντέλα τεχνολογίας 90nm αυτό μεταφράζεται σε μια τιμή περίπου στα 20 pico-seconds. Ο προσομοιωτής έχει προχαρακτηρίσει τις μεταβάσεις με βήμα 1 pico-seconds οπότε υπάρχει αρκετό περιθώριο για να εξάγει κυματομορφές ρευμάτων για αυτό το μικρό διάστημα.

5.4.1. Αποτελέσματα


Στην εικόνα 35 φαίνεται η αιτία της απόκλισης στην κλασική διαδικασία προσομοίωσης με ιδανική τροφοδοσία. Η κυματομορφή a) είναι το ρεύμα που τραβάει το κύκλωμα σε ένα tap point θεωρώντας ότι η τάση της τροφοδοσίας είναι σταθερή και ιδανική. Η απόκλιση κυρίως ως προς μέγιστη τιμή αλλά και ως προς διάρκεια είναι κάτι παραπάνω από φανερή σε σύγκριση με την πραγματική κυματομορφή του ρεύματος που παρουσιάζεται στο b). Τέτοιες μεγάλες αποκλίσεις στις μετρήσεις των ρευμάτων οδηγούν σε μεγάλες αποκλίσεις και στο επόμενο βήμα όπου γίνεται και η εκτίμηση της πτώσης τάσης όπως φαίνεται στην εικόνα 36.



Εικόνα 35: Κυματομορφή Tap Current.

- a) Προσομοίωση με ιδανική τροφοδοσία
- b) Πραγματική τιμή

Τα αποτελέσματα που θα δώσει η χρήση της τακτικής του a) με ιδανικές στην αρχή τροφοδοσίες οδηγεί σε υπερεκτίμηση της πτώσης τάσης. Για να έχουμε μικρότερη απόκλιση σε αυτή την διαδικασία θα έπρεπε οι πραγματικές πτώσης τάσης να ήταν γνωστές από το πρώτο βήμα, κάτι το οποίο είναι αν όχι παράλογο τουλάχιστον άτοπο καθώς αυτό υποτίθεται ότι ψάχνουμε στην όλη διαδικασία.




Εικόνα 36:Κυματομορφή τάσης τροφοδοσίας.


a) Προσομοίωσης κυκλώματος με ιδανική τάση και στην συνέχεια προσομοίωση power grid

b) πραγματική τάση

Απέναντι σε αυτό το μεγάλο πρόβλημα ακρίβειας και αξιοπιστίας των αποτελεσμάτων η δικιά μας υλοποίηση έρχεται να αντιπαραθέσει σημαντικά αποτελέσματα καθώς σε πολύ μικρότερο χρόνο από αυτόν που θα απαιτούσε το SPICE επετεύχθη η εξαγωγή των κυματομορφών με τα αποτελέσματα που φαίνονται στην εικόνα 37 για την τάση τροφοδοσίας και στην εικόνα 38 για το ρεύμα στο tap point.



Εικόνα 37: Αποτελέσματα μεθόδου σύγκλισης για τάση τροφοδοσίας ως προς την πραγματικότητα



Εικόνα 38: Αποτέλεσμα μεθόδου σύγκλισης για tap current ως προς την πραγματικότητα

5.4.2. Χρόνος εκτέλεσης

Το επόμενο που πρέπει να αναλύσουμε σε αυτό το σημείο είναι ο χρόνος εκτέλεσης ο οποίος αποτελεί και το μεγάλο μειονέκτημα όλων των εμπορικών εφαρμογών που προσπαθούν να προσεγγίσουν το θέμα επιδιώκοντας ακρίβειας αποτελεσμάτων. Σε κάθε επανάληψη της διαδικασίας, στην πορεία προς την σύγκλιση, εκτελούνται δύο προσομοιώσεις. Μια στο ψηφιακό κύκλωμα και μια στο γραμμικό δίκτυο διανομής ισχύος. Όσων αφορά το δεύτερο, το γραμμικό κύκλωμα αυτό αρχικά βρίσκεται σε περιγραφή φυσικού επιπέδου (layout) καθώς έτσι εξάγεται από τα αντίστοιχα εργαλεία. Καθότι γραμμικό μπορούμε να εξάγουμε από αυτό ένα ισοδύναμο κύκλωμα με όλα τα βασικά γραμμικά στοιχεία όπως αντιστάσεις, πυκνωτές και πηνία. Ανάλογα με την ανάλυση που θέλουμε να έχουμε μπορούμε από το να αρκεστούμε μόνο σε αντιστάσεις έως και να συμπεριλάβουμε ακόμα και την αυτεπαγωγή. Χρησιμοποιούμε έναν μετατροπέα του εμπορίου για αυτό τον σκοπό. Ανάλογα και με τις δυνατότητες του εργαλείου μετατροπής, μπορούν να γίνουν απλοποιήσεις στο γραμμικό κύκλωμα με σκοπό την μείωση του αριθμού των στοιχείων του καθώς και παράληψη όσων εκ αυτών επηρεάζουν ελάχιστα την συμπεριφορά του (με θέσπιση ενός threshold). Σκοπός είναι το ισοδύναμο γραμμικό κύκλωμα που θα εξάγουμε να έχει όσο το δυνατόν λιγότερα στοιχεία έτσι ώστε να επιταχυνθεί η διαδικασία της προσομοίωσης του. Επίσης για ένα γραμμικό κύκλωμα η διαδικασία προσομοίωσης από μια SPICE μηχανή μπορεί να γίνει σε πολύ μικρότερο χρόνο από ότι σε ένα μη-γραμμικό. Επομένως η προσομοίωση του δικτύου τροφοδοσίας με μια SPICE μηχανή δεν αποτελεί πρόβλημα όσων αφορά τον χρόνο εκτέλεσης.

Ο χρόνος εκτέλεσης της προσομοίωσης του ψηφιακού κομματιού του κυκλώματος αποτελούσε πάντοτε τον μεγάλο πονοκέφαλο για τους

σχεδιαστές. Άλλωστε η χρήση των Fast-SPICE εφαρμογών που πάνω τους βασίστηκαν όλα σχεδόν τα μετέπειτα εργαλεία προσομοίωσης οφείλονται σε μεγάλο βαθμό για την ύπαρξη αυτού του προβλήματος αξιοπιστίας καθώς αγνόησαν επίτηδες την ύπαρξη του δίκτυου τροφοδοσίας. Για να μπορέσει ένα εργαλείο να συμπεριλάβει το δίκτυο τροφοδοσίας στην ανάλυση του και να δώσει αξιόπιστα αποτελέσματα πρέπει να υποβιβάσει την ταχύτητα εκτέλεσης σε επίπεδα κοντά στου SPICE. Καμία έως τώρα εφαρμογή που δουλεύει σε επίπεδο πυλών δεν είχε αντιμετωπίσει αυτό το πρόβλημα. Οπότε μαζί με τον χρόνο εκτέλεσης πρέπει να ληφθεί υπόψη και η ακρίβεια των αποτελεσμάτων που αυτό το εργαλείο δίνει.

Παρακάτω παρουσιάζεται ένα παράδειγμα που δείχνει την απόδοση του αλγορίθμου σε σύγκριση με την μοναδική εναλλακτική επιλογή που έχει ένας σχεδιαστής για την διεξαγωγή συγκεκριμένων απαιτητικών σε ακρίβεια προσομοιώσεων. Για την πραγματοποίηση μιας στατιστικής ανάλυσης σε ένα ψηφιακό κύκλωμα συμπεριλαμβανομένου όμως και του δίκτυου τροφοδοσίας απαιτείται η πραγματοποίηση ενός πλήθους δυναμικών προσομοιώσεων πάνω σε αυτό. Το μοναδικό εργαλείο που μπορεί να ανταπεξέλθει στις απαιτήσεις για ακρίβεια είναι το SPICE για τους λόγος που αναφέρθηκαν παραπάνω. Έτσι λοιπόν εφαρμόσαμε ένα πλήθος 3000 διανυσμάτων εισόδου στο κύκλωμα και πραγματοποιήσαμε αντίστοιχες δυναμικές προσομοιώσεις με χρήση του εργαλείου HSPICE της Synopsys και σε αντίταράθεση με την δική μας υλοποίηση. Το κύκλωμα το οποίο επιλέχτηκε ήταν από τα benchmark circuits το c6288 που είναι ένας 16X16 πολλαπλασιαστής και που αποτελείται από κάτι λιγότερο από 3000 πύλες. Χρησιμοποιήθηκαν μοντέλα τεχνολογίας 90nm ενώ το δίκτυο διανομής ισχύος μετασχηματίστηκε σε ένα ισοδύναμο RLC κύκλωμα. Με τα συγκεκριμένα τεχνολογικά μοντέλα έγινε και ο προ-χαρακτηρισμός της κελιών για την κατασκευή της βιβλιοθήκης μεταβάσεων που χρειάζεται από το δικό μας εργαλείο προσομοίωσης. Ο διαδικασία που ακολουθήθηκε για κάθε εργαλείο περιγράφεται παρακάτω:

HSPICE: Το ψηφιακό κύκλωμα και το ισοδύναμο RLC δίκτυο διανομής ισχύος εισέρχονται διασυνδεδεμένα σε ένα κοινό αρχείο στον προσομοιωτή. Οι προσομοιώσεις για κάθε διάνυσμα εισόδων γίνονται σειριακά και όχι διακεκομένα, με μια εκτέλεση του προγράμματος γλυτώνοντας έτσι τον χρόνο ανάλυσης του κυκλώματος και εξαγωγής των πινάκων ρευμάτων και τάσεων που έτσι γίνεται μόνο μια φορά. Το HSPICE αποτελεί μια από τις πιο γρήγορες μηχανές SPICE με τεχνικές αύξησης βήματος προσομοίωσης σε συνθήκες ισορροπίας και γρήγορης επίλυσης συστημάτων πινάκων.

Δικιά μας προσέγγιση: Το ψηφιακό κύκλωμα δίνεται χωριστά από το δίκτυο ισχύος μαζί με την διεπαφή μεταξύ τους. Ο αλγόριθμος προσομοιώνει σε κάθε επανάληψη το ψηφιακό κύκλωμα για όλα τα διανύσματα εισόδων για ένα τμήμα της περιόδου και στην συνέχεια με τα ρεύματα που εξήχθησαν προσομοιώνει το γραμμικό κύκλωμα με χρήση του HSPICE από την

κατάσταση στην οποία βρισκόταν για το μικρό αυτό χρονικό διάστημα, σειριακά για κάθε διάνυσμα μεταβάσεων. Η διαδικασία σταματάει για κάθε διάνυσμα μεταβάσεων όταν πάψει να υπάρχει δραστηριότητα στις πύλες.

Τα αποτελέσματα ως προς τάση και ρεύμα φαίνονται στην εικόνα 37 και εικόνα 38 αντίστοιχα. Το εντυπωσιακό όμως στοιχείο της διαδικασίας είναι ότι η προσομοίωση με HSPICE χρειάστηκε 3 εβδομάδες ενώ με την δικιά μας μέθοδο μόλις 3 ώρες. Πρόκειται δηλαδή για επιτάχυνση x168 σε σχέση με το SPICE με την ακρίβεια να κυμαίνεται σε πολύ κοντινά επίπεδα της τάξεως του 5% σε σχέση με το HSPICE.

Κεφάλαιο 6

Αξιοπιστία κυκλωμάτων-Εκτίμηση sort error rate

6.1. Εισαγωγή

Το φαινόμενο του soft error από επίδραση μορίων άλφα αναφέρθηκε για πρώτη φορά από τους May και Woods [96] και από τότε έχει καταβληθεί σημαντική προσπάθεια στον κλάδο της σχεδίασης κυκλωμάτων ημιαγωγών για αντιμετώπιση αυτού του προβλήματος. Αυτό περιλαμβάνει από τροποποίηση της σχεδίασης για μείωση της επιρροής και της ευαισθησίας σε εξωτερική ακτινοβολία έως την τοποθέτηση ειδικού εξωτερικού προστατευτικού που θωρακίζει την σχεδίαση και χρήση βελτιωμένων υλικών.

Σαν σφάλμα (error) θεωρούμε ένα σήμα ή κάποιο δεδομένο το οποίο έχει λάθος τιμή. Λάθη μπορεί να προκληθούν από ελαττώματα στην δομή ή την σχεδίαση του κυκλώματος, τα οποία υπάρχουν από κατασκευής, ή λόγω σταδιακής καταστροφής των διασυνδέσεων και των αγωγών που δημιουργούνται με τον καιρό λόγω διαφόρων φαινομένων που πλήττουν την κατασκευή όπως electromigration, θερμοκρασία κ.α. Από την άλλη ένα soft error είναι επίσης ένα σήμα ή ένα δεδομένο το οποίο έχει λάθος τιμή αλλά που δεν συνεπάγεται ελαττώματα στην δομή του κυκλώματος. Η παρουσία ενός soft error (ή αλλιώς single event upset SEU) κατά την λειτουργία του κυκλώματος δεν συνεπάγεται και ότι το κύκλωμα έχει κάποιο πρόβλημα ή ότι είναι λιγότερο αξιόπιστο από ότι ήταν πριν.

Αν εντοπιστεί, ένα soft error μπορεί εύκολα να διορθωθεί επαναγράφοντας τα σωστά δεδομένα στην θέση των λάνθασμένων. Συστήματα υψηλής αξιοπιστίας χρησιμοποιούν διορθωτές λαθών για να εντοπίζουν και να διορθώνουν soft errors σε πρώτο χρόνο κατά την λειτουργία του κυκλώματος. Ωστόσο σε πολλά συστήματα είναι πρακτικά αδύνατον να προσδιορισθούν τα σωστά δεδομένα οπότε και ο εντοπισμός των λαθών στην λειτουργία του κυκλώματος δεν είναι εφικτός. Επιπλέον ακόμα και η εφαρμογή μηχανισμών επίλυσης λαθών σε δεύτερο χρόνο δεν αποτελεί πάντα λύση καθώς μπορεί να υπάρξει αστοχία του συστήματος προτού γίνει η διόρθωση οπότε η διαδικασία επίλυσης του προβλήματος να περιλαμβάνει επανεκκίνηση.

Τα soft error περιλαμβάνουν αλλαγές στην πληροφορία του συστήματος (που πρόκειται για ηλεκτρόνια σε ένα ψηφιακό κύκλωμα αποθήκευσης) αλλά δεν συνεπάγεται αλλαγές στην δομή του κυκλώματος που στην ουσία είναι τα άτομα. Αν τα σωστά δεδομένα αποκατασταθούν το κύκλωμα θα συνεχίσει να δουλεύει σωστά. Soft errors μπορεί να προκύψουν σε γραμμές μεταφοράς, ψηφιακά και αναλογικά κυκλώματα, μαγνητικούς

δίσκους κ.α. αλλά εμφανίζονται κυρίως σε αποθηκευτικά συστήματα ημιαγωγών. Τα soft error δεν έχουν καμία σχέση με τα προγραμματιστικά λάθη.

6.2. Κρίσιμο φορτίο

Το αν ένα κύκλωμα θα είναι επιρρεπή σε soft errors εξαρτάται από την ενέργεια της ερχόμενης ακτινοβολίας, την γεωμετρία του φαινομένου, την τοποθεσία του χτυπήματος και την σχεδίαση του κυκλώματος. Σχεδιάσεις με μεγαλύτερες χωρητικότητες και μεγαλύτερες τάσεις τροφοδοσίας είναι λιγότερο πιθανό να αντιμετωπίσουν προβλήματα. Αυτός ο συνδυασμός χωρητικότητας και τάσης περιγράφεται με την κρίσιμη παράμετρο φόρτισης Q_{crit} ως η ελάχιστη μεταβολή ηλεκτρικού φορτίου που χρειάζεται για να αλλάξει το λογικό επίπεδο του κόμβου. Μεγάλη τιμή του Q_{crit} σημαίνει και λιγότερα soft errors. Από την άλλη όμως μεγάλο Q_{crit} συνεπάγεται επίσης και πιο αργές λογικές πτύλες αλλά και μεγαλύτερη κατανάλωση ισχύος. Στην βιομηχανία η τάση είναι για μείωση των μεγεθών των ολοκληρωμένων και της τάσης τροφοδοσίας, για πολλούς και προφανείς λόγους, οδηγεί όμως σε μείωση του Q_{crit} . Για αυτό τον λόγο η σημασία που δίνουν οι σχεδιαστές στα soft errors αυξάνει όσο προχωράει η τεχνολογία των ημιαγωγών.

Σε ένα λογικό κύκλωμα το Q_{crit} ορίζεται ως η ελάχιστη ποσότητα φορτίου σε έναν κόμβο που χρειάζεται για να προκαλέσει μια μεταβολή τάσης που θα μεταφερθεί στην έξοδο και θα έχει αρκετή διάρκεια και μέγεθος για να φτάσει έως την έξοδο του κυκλώματος και στην είσοδο ενός μανταλωτή. Εφόσον ένα ψηφιακό κύκλωμα περιέχει πάρα πολλούς κόμβους και ο κάθε ένας έχει διαφορετικά χαρακτηριστικά όσων αφορά χωρητικότητα και απόσταση από την έξοδο δεν μπορεί να υπάρξει κοινός προσδιορισμός για την αξιοπιστία όλων των κόμβων αλλά πρέπει να προσδιοριστεί μια μεταβλητή Q_{crit} για κάθε κόμβο.

6.3. Αίτια δημιουργίας soft errors

Υπάρχουν δύο κατηγορίες soft error ανάλογα με τα αίτια που τα προκαλούν. Αυτά είναι:

- Chip level soft error.
- System level soft error.

Στην πρώτη περίπτωση τα chip-level soft errors συμβαίνουν όταν τα ραδιενεργά άτομα στο υλικό του ολοκληρωμένου διασπώνται και απελευθερώνουν σωματίδια άλφα μέσα στο κύκλωμα. Επειδή ένα σωματίδιο άλφα περιέχει θετικό φορτίο και κινητική ενέργεια μπορεί άμα χτυπήσει ένα κελί μνήμης να προκαλέσει την αλλαγή της λογικής τιμής που αυτό περιέχει. Η συνολική ατομική δραστηριότητα βέβαια είναι τόσο απειροελάχιστη που δεν επηρεάζει την δομή του κυκλώματος. Τα chip-level errors είναι σπάνια καθώς η σύγχρονες μνήμες περιέχουν υλικά που είναι τόσο σταθερά που θα

χρειαζόταν, σε έναν τυπικό υπολογιστή με μεγάλη μνήμη, τουλάχιστον 10 χρόνια για να αρχίσουν τα ραδιενεργά στοιχεία του ολοκληρωμένου να διασπώνται.

Τα system-level soft errors εμφανίζονται όταν τα δεδομένα που επεξεργάζονται μέσα στο κύκλωμα δέχονται την επίδραση θορύβου, κυρίως όταν βρίσκονται στις γραμμές μεταφοράς. Οι υπολογιστές προσπαθούν να ερμηνεύσουν τον θόρυβο σαν bit δεδομένων το οποίο αλλοιώνει την λειτουργία του συστήματος προκαλώντας αστοχία ή αποθήκευση λάθος δεδομένων οπότε το πρόβλημα θα εμφανιστεί αργότερα. Ο θόρυβος αυτός μπορεί να προέρχεται από παράγοντες εκτός κυκλώματος, όπως ακτινοβολία περιβάλλοντος, ή εντός του κυκλώματος λόγω φαινομένων σύζευξης, μειωμένης ακεραιότητας σήματος (signal integrity) και άλλα.

6.4. Εκτίμηση Soft Error Rate


Τα soft errors εμφανίζονται κυρίως σε δύο τομείς του κυκλώματος. Μέσα στα κελία της μνήμης και στους κόμβους του λογικού κυκλώματος. Από αυτά όσων αφορά το πρώτο κομμάτι η έρευνα που έχει γίνει σε αυτόν τον τομέα είναι εκτενής και υπάρχουν εμπειρικά μοντέλα για τον υπολογισμό του ποσοστού soft error (soft error rate)[86].

Στο κομμάτι που αφορά την αντίστοιχη ανάλυση στα λογικά κυκλώματα τα πράγματα περιπλέκουν πολύ. Η μελέτη της επίδρασης του παλμού ρεύματος που δημιουργήθηκε από τη επίδραση των σωματιδίων και η τοπική ανάλυση της συμπεριφοράς των στοιχείων που επηρεάστηκαν περιγράφει μόνο τη δημιουργία μιας λανθασμένης μεταβολής της κατάστασης στον συγκεκριμένο κόμβο και όχι την επίδραση που αυτό μπορεί να έχει στο ακολουθιακό κομμάτι του κυκλώματος οπότε και θα αποτελούσε ένα soft error. Ο παραγόμενος παλμός τάσης στον κόμβο εξόδου της πύλης δεν είναι απαραίτητο ότι θα οδηγήσει σε αλλοίωση της τιμής της λογικής κατάστασης ενός μανδαλωτή που μπορεί να βρίσκεται αρκετά λογικά επίπεδα μακριά. Υπάρχουν τρεις παράγοντες που μπορεί να αποτρέψουν ένα event upset να οδηγήσει σε soft error και οι οποίοι είναι :

1. Η ηλεκτρική συμπεριφορά των πυλών.
2. Η λογική συμπεριφορά των πυλών.
3. Ο χρόνος άφιξης της μεταβολής στους μανδαλωτές.

Ο πρώτος παράγοντας αφορά την συμπεριφορά της πύλης σε ηλεκτρικό επίπεδο που θα δεχθεί στην είσοδο της την στιγμιαία μετάβαση. Ο δεύτερος παράγοντας που μπορεί να αποτρέψει ένα event upset να γίνει soft error είναι η λογική κατάσταση στην οποία βρίσκονται οι πύλες του κυκλώματος που πρέπει να διανύσει το event έως ότου φτάσει σε κάποιον μανδαλωτή. Όπως φαίνεται και στην εικόνα 39 μια μετάβαση μπορεί να αποκοπεί (περίπτωση α) ή να περάσει (περίπτωση β) από μια πύλη ανάλογα με τις τιμές των υπόλοιπων εισόδων τις πύλης. Τέλος ο τρίτος παράγοντας που καθορίζει αν ένα σφάλμα θα περάσει σε ένα στοιχείο μνήμης είναι η χρονική άφιξης

του παλμού στην είσοδο της καθώς πρέπει να συμπέσει με τον στιγμή της δειγματοληψίας του μανταλωτή.



Εικόνα 39:Logic Masking

Για την εκτίμηση της συχνότητας εμφάνισης λαθών σε κάποιον κόμβο (soft error rate SER) έχουν προταθεί αρκετές προσεγγίσεις σε διαφορετικά ακρίβειας όσων αφορά τα συνδυαστικά κυκλώματα. Η κατηγοριοποίηση του αναφέρεται παρακάτω:

- Απευθείας προσομοίωση ενός SEU εντός του κυκλώματος. Εργαλεία όπως το SEMM [2] χρησιμοποιούν Monte Carlo προσομοίωση για την επίτευξη ακριβέστερων αποτελεσμάτων αλλά με υψηλό τίμημα τον μεγάλο χρόνο εκτέλεσης.
- Ανάμικτες μέθοδοι προσομοίωσης. Η λύση που προτείνει το Dynamo [3] προσπαθεί να μειώσει τις απαιτήσεις της προσομοίωσης, αρχικά με μια στατική προσέγγιση, και στην συνέχεια προσομοιώνοντας το κομμάτι του κυκλώματος που παρουσιάζει την κρίσιμη δραστηριότητα σε επίπεδο κυκλώματος, ενώ το υπόλοιπο προσομοιώνεται σε επίπεδο χρόνου.
- Υβριδικές μέθοδοι όπως το SERA [89] αλλά και το SEUPER_FAST [90]. Το SERA χρησιμοποιεί έναν συνδυασμό από μαθηματικά και τεχνικές προσομοίωσης για να φτάσει στην εκτίμηση του SER χωρίς το κόστος της πλήρους προσομοίωσης του κυκλώματος. Αυτό το πετυχαίνει εξομοιώνοντας τις πύλες μεταξύ του κόμβου που συμβαίνει το SEU και των εισόδων των μανδαλωτών με ισοδύναμους inverters και διεξάγει προσομοίωση σε electrical level πάνω στο απλοποιημένο κύκλωμα. Το SEUPER_FAST είναι ένας προσομοιωτής που δουλεύει σε υψηλό επίπεδο σχεδίασης όπου δεν μπορεί να γίνει λεπτομερής ανάλυση μέσω της προσομοίωσης αλλά υπολογίζει το SER με χρήση μαθηματικών μοντέλων.
- Προσομοιωτές σε λογικό επίπεδο με χρήση μοντέλου καθυστέρησης. Αυτή η κατηγορία περιλαμβάνει εργαλεία όπως το FAST [91], το ASSERTA [92] και το ASSA [93] και προσπαθούν να υπολογίσουν τους τρεις παράγοντες (electrical, timing και logic masking) που περιορίζουν ένα SEU από το να περάσει στο ακολουθιακό κομμάτι. Το FAST συνδυάζει την χρήση ενός κλασσικού event driven προσομοιωτή για εκτίμηση της πορείας διάδοσης και αποθήκευσης ενός SEU με έναν προσομοιωτή μηδενικού μοντέλου χρόνου (zero-delay) ενώ από την άλλη χρησιμοποιείται ένας χρονικός προσομοιωτής για την εκτίμηση

της διάρκειας κάθε παλμού. Το ASERTA χρησιμοποιεί πίνακες αληθείας για τον προσδιορισμό του SEU, zero delay προσομοιωτή για την εκτίμηση του logical masking, ένα μοντέλο με χρήση ράμπας για το electrical masking και μελέτη της διάρκειας του παλμού για timing masking. Το ASSA χρησιμοποιεί ένα εκτενές χρονικό παράθυρο για timing masking, διάδοση πιθανότητας για logic masking και μια καμπύλη απόρριψης θορύβου για electrical masking.

Όλες οι τεχνικές που αναφέρθηκαν παραπάνω έχουν τα μειονεκτήματα τους είτε σε επίπεδο ακρίβειας, είτε σε επίπεδο χρόνου εκτέλεσης. Επιπλέον τείνουν να περιορίζουν τον έλεγχο που έχει ο σχεδιαστής στην πορεία μιας σχεδίασης καθώς όλοι σχεδόν οι αλγόριθμοι λειτουργούν σε δομημένα κυκλώματα και όχι σε κάποια RTL περιγραφή. Επίσης δεν παρέχουν στον σχεδιαστή πληροφορίες σχετικά με αλλαγές στην δομή του κυκλώματος που θα οδηγούσαν σε ελαχιστοποίηση του SER. Το μεγαλύτερο πρόβλημα που παρατηρείται σε εφαρμογές όπως το FAST, το ASERTA, και το ASSA έχει να κάνει με τον τρόπο διασύνδεσης των τριών παραμέτρων που αποτρέπουν της αποθήκευσης ενός SEU από κάποιο latch. Αυτό οδήγησε και στην χρήση zero delay προσομοιωτών και ενσωματωμένων μοντέλων για την εκτίμηση του timing και electrical masking.

Μια διαφορετική προσέγγιση που αναπτύχτηκε στα πλαίσια της διατριβής παρουσιάζεται παρακάτω όπου οι προηγούμενοι παράγοντες που μειώνουν την ακρίβεια περιορίζονται αισθητά ενώ παράλληλα επιτυγχάνεται σημαντική επιτάχυνση στην διαδικασία της λογικής προσομοίωσης της διάδοσης του λανθασμένου event. Η προτεινόμενη μεθοδολογία βασίζεται σε έναν Monte-Carlo zero-delay λογικό προσομοιωτή με επιπρόσθετες δυνατότητες διαχείρισης του timing και του electrical masking σε χαμηλά επίπεδά περιγραφής εντός του κυρίου flow του προσομοιωτή. Αυτό επιτρέπει την βαθμολόγηση της επίδρασης κάθε παραμέτρου στην εκτίμηση του SER κάτι που δεν ήταν δυνατόν να γίνει με τις τεχνικές των ASERTA και ASSA. Η χρησιμοποιούμενη μεθοδολογία επίσης επιτρέπει τον προσδιορισμό την «λάθους» μεταβολής φορτίου, της διάδοσης παλμού και μεθόδους χρονικής ανάλυσης σε διαφορετικά επίπεδα ακρίβειας ώστε να υπάρχει η δυνατότητα ελιγμού μεταξύ ταχύτητας προσομοίωσης και ακρίβειας.

Στόχος αυτής της δουλείας είναι να εισάγει τον υπολογισμό του SER εντός ενός μεγαλύτερου flow που να επιτρέπει την διαπραγμάτευση της τιμής του με άλλες παραμέτρους της σχεδίασης όπως χρονισμό, ισχύς, χώρο καθώς και ρεύμα διαρροής.

6.5. Ανάλυση Soft Error

Θεωρούμε ότι ένα ακολουθιακό κύκλωμα μπορεί να περιγραφεί σαν ένας πίνακας από flip-flops που ελέγχονται από ένα ρολόι και συνδυαστική λογική ανάμεσα στα επίπεδα των flip-flops. Θεωρούμε επίσης ότι το Soft Error

Rate ενός κυκλώματος εκφράζεται σαν το ποσοστό των Single Event Upsets (SEUs) που παρουσιάζονται εντός του κυκλώματος και «πιάνονται» από τα στοιχεία μνήμης, δηλαδή τα flip-flops. Επίσης θεωρούμε ότι ένα SEU έχει σταθερή πιθανότητα να εμφανιστεί σε έναν κόμβο κατά την διάρκεια μιας περιόδου.

6.5.1 Electrical Modeling

Ένα μοριακό χτύπημα υψηλής ενέργειας μπορεί να επιδράσει με τα άτομα του πυριτίου και να δημιουργήσει έναν αριθμό από ζευγάρια ηλεκτρονίων και οπών [94], τα οποία μπορούν να αλλάξουν την λογική κατάσταση του κόμβου. Αυτό το φαινόμενο μπορεί να μοντελοποιηθεί από μια πηγή ρεύματος με εκθετική μείωση όπως στο [95].

$$I(t) = I_0(e^{-t/a} - e^{-t/b})$$

Διαφορετικά επίπεδα στην ισχύ του κύματος που θα χτυπήσει τον κόμβο θα δώσουν διαφορετικό αριθμό από ζεύγη ηλεκτρονίων-οπών κάτι που αντικατοπτρίζεται στον παράγοντα I_0 . Ο κόμβος του κυκλώματος που επλήγη μπορεί να είναι είτε έξοδος μιας πύλης είτε κάποιος εσωτερικός της κόμβος. Εφόσον το επίπεδο της ενέργεια του κύματος που χτύπησε τον κόμβο και προκάλεσε το λανθασμένο event είναι μια τυχαία παράμετρος, το πλάτος του παραγόμενου παλμού τάσης μπορεί να περιγραφεί παρόμοια σαν μια τυχαία παράμετρος με μια συνάρτηση πυκνότητας (*probability density function pdf*) που μπορεί να προσεγγιστεί από Monte Carlo προσομοιώσεις.

Πιο απλουστευμένες προσεγγίσεις που μπορούν να εφαρμοστούν πάνω στην pdf όπως και στην τυχαία τιμή του πλάτους του παλμού (μπορεί να θεωρηθεί ότι το πλάτος της κυματομορφής είναι σταθερή τιμή για μια δεδομένη πύλη).

Σε αυτή την δουλειά η ανάλυση μπορεί να γίνει τόσο με την απλουστευμένη προσέγγιση της σταθερής τιμής όσο και με οποιοδήποτε pdf για το πλάτος του παλμού. Στην δεύτερη περίπτωση υπάρχει διάδοση του pdf μέσα στο κύκλωμα έως τις εισόδους των flip-flop. Κατά την πορεία αυτής της διάδοσης, το pdf μεταβάλλεται λαμβάνοντας υπόψη το electrical masking και στην συνέχεια χρησιμοποιείται στον υπολογισμό του SER. Απαραίτητη προϋπόθεση είναι η περιγραφή του pdf σε ένα ορισμένο από τον χρήστη αριθμό επιπέδων προκειμένου να είναι δυνατή η διάδοση μέσα στο κύκλωμα. Η μεγαλύτερη τιμή κβαντοποίησης μπορεί να είναι ίση με την περίοδο του ρολογιού, καθώς για παλμούς μεγαλύτερου πλάτους το timing masking δεν έχει καμία επίδραση. Η διαδικασία διάδοσης γίνεται με συνδυασμό logic και electrical masking και θα αναλυθεί αναλυτικά παρακάτω.

Η πιθανότητα δημιουργίας SEUs είναι κόμβο από εξωτερική ακτινοβολία είναι ανάλογη του μεγέθους του κόμβου καθώς η ισχύς του φαινομένου θεωρείται ομοιόμορφη εντός του κυκλώματος. Διαφορετικά για

την περίπτωση που αυτό δεν ισχύει τότε χρειάζεται μια περιγραφή της κατανομής της ισχύος αυτής της ακτινοβολίας μέσα στο κύκλωμα και σε σχέση με κάθε κόμβο.


6.5.2 SER : Διάδοση και Electrical/Logic/Timing Masking

Αυτό το κομμάτι αποτελεί το κυριότερο μέρος αυτής της δουλειάς καθώς ενσωματώνει τα πλεονεκτήματα την ανάμειξης ενός λογικού προσομοιωτή, όμως είναι ο προσομοιωτής λαθών που χρησιμοποιούμε, στην διαδικασία που ακολουθείται για masking. Εδώ είναι ακριβώς το σημείο που μπορεί να εμφανιστεί απώλεια στην ακρίβεια λόγω την μοντελοποίησης ή κάποιων συστηματικών λαθών. Αντί να γίνει διαχωρισμός της επίδρασης των τριών παραμέτρων που περιορίζουν την μετατροπή σε error ενός SEU, και να γίνει επανασύνδεση των αποτελεσμάτων στο τέλος της διαδικασίας, επιλέγεται να γίνει ταυτόχρονη ανάλυση και των τριών για επίτευξη ακριβέστερων αποτελεσμάτων χωρίς ανάγκη απλουστεύσεις.

Όπως στο FAST και στο ASSERTA, έτσι και εδώ γίνεται χρήση ενός προσομοιωτή μηδενικής καθυστέρησης για υπολογισμό της επίδρασης του logical masking στην πιθανότητα μετατροπής του SEU σε λάθος. Παρόλα αυτά, σε αντίθεση με τις άλλες εφαρμογές, η επίδραση του logic και timing masking ενσωματώνεται στον προσομοιωτή μηδενικής καθυστέρησης με σκοπό να εξαλείψει τα λάθη στον υπολογισμό που εμφανίζονται στις εξής περιπτώσεις:

1. Ένα SEU να περνά σε περισσότερα από ένα flip-flop
2. Διαφορετικοί χρόνοι άφιξης και πιθανότητες επίδρασης σε διαφορετικά flip-flop.
3. Διαφορετικός τρόπος διάσχισης του παλμού κατά μήκος διαφορετικών μονοπατιών στο κύκλωμα από τον κόμβο στα εκάστοτε flip-flop.

Αφού το pdf για το πλάτος ενός παλμού στην τάση του κόμβου υπολογιστεί και διακριτοποιηθεί το κύκλωμα θα δείχνει όπως στην εικόνα 40, όπου ο πλάτη των παλμών φτάνουν μέχρι N επίπεδα. Η πιθανότητα για SEU σε αυτό τον κόμβο υπολογίστηκε σαν συνάρτηση με τον χώρο επίδρασης του κόμβου.



Εικόνα 40: Μοντελοποίηση pdf

Η μοντελοποίηση του SEU γίνεται σαν μια μονή μετάβαση στην λάθος λογική τιμή του κόμβου και παραμονή της εκεί, και στην συνέχεια διενεργούμε μια Monte Carlo προσομοίωση του κυκλώματος. Ο αριθμός των vectors εισόδων καθορίζεται από τον χρήστη και η πιθανότητα κάθε εισόδου του συνδυαστικού κυκλώματος καθορίζεται από έναν RTL προσομοιωτή προκειμένου να συνυπολογίσουμε την επίδραση των διανυσμάτων εισόδου στο SER.

Τελειώνοντας την Monte-Carlo λογική προσομοίωση έχουμε πλέον στις εισόδους των flip-flops διανύσματα λογικών τιμών για περεταίρω ανάλυση. Πλέον σε αυτό το σημείο μπορεί να γίνει υπολογισμός της επίδρασης του logic masking στις εισόδους των flip-flop. Παρόλα αυτά χρειάζονται επιπλέον αναλύσεις καθώς η επίδραση του electrical και timing masking δεν έχει υπολογιστεί ακόμα.

Προκειμένου να μοντελοποιήσουμε το electrical masking επιλέγουμε το μοντέλο που χρησιμοποιεί το ASERTA, αν και οποιοδήποτε μοντέλο μπορεί να χρησιμοποιηθεί χωρίς να επηρεάζει την υπόλοιπη διαδικασία ανάλυσης. Έτσι ο υπολογισμός του πλάτους του παλμού στην έξοδο υπολογίζεται σύμφωνα με τον παρακάτω πίνακα:

Πίνακας 6: Πλάτος παλμού

Πλάτος παλμού εξόδου	Συνθήκη
0	w _i <d
2(w _i -d)	d<w _i <2d
w _i	w _i >2d

όπου w_i είναι το πλάτος του παλμού στην είσοδο της πύλης και d είναι η καθυστέρηση διάδοσης της πύλης. Πρέπει να τονίσουμε εδώ ότι αυτός ο πίνακας εφαρμόζεται σε όλες τις τιμές του πίνακα που περιέχει τις διακριτές τιμές του pdf του πλάτους του παλμού(εικόνα 40).

Για το timing masking προσθέτουμε κάποιες βασικές ιδιότητες ανάλυσης χρονισμού υπολογίζοντας την μέγιστη και την ελάχιστη χρονική στιγμή άφιξης του παλμού σε κάθε κόμβο. Θεωρούμε ότι η γέννηση του παλμού συμβαίνει την χρονική στιγμή 0. Ο υπολογισμός του χρονικού παραθύρου δραστηριοποίησης της εξόδου κάθε πύλης γίνεται με τον παρακάτω τρόπο:

$$\min_0 = \min(\min(\text{όλες οι είσοδοι στην πύλη})) + d$$

$$\max_0 = \max(\max(\text{όλες οι είσοδοι στην πύλη})) + d$$

όπου \min_0 και \max_0 είναι η μέγιστη και η ελάχιστη χρονική στιγμή άφιξης του σήματος στον κόμβο εξόδου της πύλης. Σε αυτό τον υπολογισμό λαμβάνονται υπόψη μόνο οι είσοδοι στις οποίες θα παρουσιαστεί δραστηριότητα που προκλήθηκε από το αρχικό λάθος event.

Ένα σημαντικό κομμάτι που πρέπει να αναφερθεί είναι ότι δεν υπάρχει διάδοση της πληροφορίας που αφορά το πλάτος του παλμού ή του χρονισμού στις εξόδους των πυλών που δεν πρόκειται να μεταβληθούν από το SEU, σε αντίθεση με τις άλλες τεχνικές που αντιμετωπίζουν το ίδιο τα μονοπάτια από όπου περνάει η διάδοση με αυτά που δεν επηρεάζονται. Αυτή η διαφοροποίηση ουσιαστικά εντοπίζει και εξουδετερώνει τα false paths από την ανάλυση του timing και electrical masking.

Ένα δεύτερο σημείο που πρέπει να επισημανθεί είναι ο τρόπος διαχείρισης του pdf στους κόμβους όπου υπάρχει επαναπροσδιορισμός του πλάτους από δεύτερο path στην ανάλυση του ίδιου SEU. Σε αυτή την περίπτωση η τιμή του πλάτους υπολογίζεται από τον παρακάτω τύπο:

$$w_i = \max(w_{i,1}, w_{i,2})$$

Όπου w_i είναι η αναπροσαρμοσμένη τιμή του πλάτους παλμού και $w_{i,1}$, $w_{i,2}$ τα πλάτη των διαφορετικών παλμών που αναλύονται.

Η παραπάνω ανάλυση εφαρμόζεται στις εξόδους όλων των πυλών καθώς προχωράει η διάδοση του SEU έως ότου φτάσει στις εισόδους των flip-flop.

Το τελευταίο βήμα είναι η εκτίμηση της επίδρασης του timing masking στην πιθανότητα εμφάνισης ενός λάθους. Προκειμένου να επιτευχθεί αυτό απαιτείται το πλάτος του παλμού που παρέχεται μέσω του pdf, ο ελάχιστος και ο μέγιστος χρόνος άφιξης καθώς και οι λογικοί πίνακες στο τέλος κάθε προσομοίωσης στις εισόδους των flip-flop.

Για κάθε καταχώρηση πλάτους παλμού στο pdf υπολογίζουμε την πιθανότητα να μετατραπεί σε λάθος καταχώρηση σε κάποιο flip flop. Για κάθε κατάσταση κατά την διάρκεια της Monte Carlo διαδικασίας ελέγχουμε ποιες από τις εισόδους των flip-flop είναι σε λάθος λογική κατάσταση από το logic masking. Από αυτές επιλέγουμε εκείνες όπου το ισοδύναμο πλάτος παλμού δεν είναι μηδενικό, αυτές δηλαδή που ο παλμός δεν εξουδετερώθηκε από το

electrical masking. Τέλος ενώνουμε τα χρονικά παράθυρα σύμφωνα με τον ΤÚΠΟ:

$$bit_{min} = \min(\text{από όλους τους επιλεγμενούς κόμβους})$$

$$bit_{max} = \max(\text{από όλους τους επιλεγμενούς κόμβους})$$

Κατόπιν αυτών η πιθανότητα λάθους που δίνει το timing masking θα ισούται με :

Πίνακας 7:Πιθανότητα λάθους μέσω timing masking

πιθανότητα	συνθήκη
1	$bit_{max} - bit_{min} + w_i + setup + hold > T$
$(bit_{max} - bit_{min} + w_i + setup + hold)/T$	$bit_{max} - bit_{min} + w_i + setup + hold < T$

Όπου T είναι η περίοδος του ρολογιού, $setup$ είναι ο χρόνος που χρειάζεται το flip-flop για να ανοίξει και $hold$ ο χρόνος που το flip-flop παραμένει ανοιχτό.

Η συνολική πιθανότητα να περάσει το λάθος σήμα σε κάποιο flip-flop ισούται με το άθροισμα των παραπάνω πιθανοτήτων για όλες τις περιπτώσεις της Monte-Carlo ανάλυσης προς τον αριθμό των περιπτώσεων. Το συνολικό SER για ένα SEU για κάποιον κόμβο ισούται με το άθροισμα των γινόμενων της πιθανότητας της κάθε διατρητής τιμής πλάτους επί την αντίστοιχη συνολική πιθανότητα να «πιαστεί» από κάποιο flip-flop. Συγκεντρωτικά το συνολικό SER του κυκλώματος ισούται με το άθροισμα του γινομένου των επιμέρους SER κάθε κόμβου επί την πιθανότητα εμφάνισης SEU λόγο επίδρασης κάποιου χτυπήματος ισχύος.

6.6. Αποτελέσματα

Η μέθοδος που περιγράφηκε στο κεφάλαιο 5 υλοποιήθηκε με ένα εργαλείο με χρήση C++ και δοκιμάστηκε πάνω στα περισσότερα από τα δοκιμαστικά κυκλώματα ISCAS85 και ISCAS89. Στις περιπτώσεις συνδυαστικών κυκλωμάτων θεωρήθηκε η ύπαρξη flip-flop τόσο στις εισόδους όσο και στις εξόδους τους. Για το pdf θεωρήθηκαν δέκα(10) διακριτά επίπεδα ενώ χρησιμοποιήθηκαν 10.000 διανύσματα για είσοδοι στην Monte-Carlo προσσομοίωση, αριθμός που θεωρείται παραπάνω από αρκετός για να εξασφαλίσει υψηλή ακρίβεια αποτελεσμάτων στην μέτρηση του SER. Τα αποτελέσματα φαίνονται στον πίνακα 8.

Πίνακας 8: Χρόνοι εκτέλεσης για τα κυκλώματα αναφοράς ISCAS 85/89

Όνομα κυκλώματος	Αριθμός κόμβων	Αριθμός Εισόδων	Αριθμός πύλων	DFFs	Χρόνος εκτέλεσης
S27	17	4	13	3	<1sec
S208_1	125	10	115	8	<1sec
S208	149	10	139	8	<1sec
S298	169	3	166	14	1sec
S386	284	7	277	6	2sec
S382	196	3	193	21	2sec
S344	240	9	231	15	2sec
S349	224	9	215	15	2sec
S400	203	3	200	21	2sec
S444	211	3	208	21	2sec
S526	280	3	277	21	4sec
S526N	280	3	277	21	4sec
S420	252	19	233	16	1sec
S510	293	19	274	6	3sec
S420_1	313	18	295	16	2sec
S832	457	28	429	5	7sec
S820	443	18	425	5	7sec
S641	517	35	482	19	8sec
S713	539	35	504	19	9sec
S953	496	16	480	29	11sec
S838_1	641	34	607	32	8sec
S838	641	34	607	32	8sec
S1238	768	14	754	18	17sec
S1196	762	14	748	18	16sec
S1494	1213	8	1205	6	39sec
S1488	1211	8	1203	6	33sec
S1423	1008	17	991	74	51sec
S5378	3053	35	3018	179	5.9min
S9234	7002	19	6983	228	35.3min
S9234_1	7019	36	6983	211	34.5min
S13207	9608	31	9577	669	1.1h
S13207_1	9609	32	9577	638	1.1h
S15850	12115	14	12101	597	1.7h
S15850_1	12178	77	12101	534	1.6h
S35932	21278	35	21243	1728	7.8h

Αναφορές

- [1] R. W. Brodersen, A. Chandrakasan, S. Sheng, "Technologies for personal communications," *Symp. on VLSI circuits, pp. 5-9, 1991.*
- [2] A. P. Chandrakasan, S. Sheng, and R. W. Brodersen, "Low-power CMOS digital design," *IEEE Journal of Solid-State Circuits, vol. 27, no. 4, pp. 473-484, April 1992.*
- [3] Workshop Working Group Reports, *Semiconductor Industry Association, pp. 22-23, Nov. 1992.*
- [4] S. Chowdhury and J. S. Barkatullah, "Estimation of maximum currents in MOS IC logic circuits," *IEEE Transactions on Computer-Aided Design, vol. 9, no. 6, pp. 642-654, June 1990.*
- [5] S. Devadas, K. Keutzer, and J. White, "Estimation of power dissipation in CMOS combinational circuits using Boolean function manipulation," *IEEE Transactions on Computer-Aided Design, vol. 11, no. 3, pp. 373-383, March 1992.*
- [6] H. Kriplani, F. N. Najm, and I. Hajj, "Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: algorithms, signal correlations, and their resolution," *IEEE Transactions on Computer-Aided Design, vol. 14, no. 8, pp. 998-1012, August 1995.*
- [7] H. J. M. Veendrick, "Short-circuit dissipation of static CMOS circuitry and its impact on the design of buffer circuits," *IEEE Journal of Solid-State Circuits, vol. SC-19, no. 4, pp. 468-473, Aug. 1984.*
- [8] Amelia Shen , Abhijit Ghosh , Srinivas Devadas , Kurt Keutzer, "On average power dissipation and random pattern testability of CMOS combinational logic networks," *Proceedings of the 1992 IEEE/ACM international conference on Computer-aided design, p.402-407, November 1992, Santa Clara, California, United States*
- [9] K. P. Parker and E. J. McCluskey, "Probabilistic treatment of general combinational networks," *IEEE Transactions on Computers, vol. C-24, pp. 668-670, June 1975.*
- [10] Srilatha Manne , Abelardo Pardo , R. Iris Bahar , Gary D. Hachtel , Fabio Somenzi , Enrico Macii , Massimo Poncino, "Computing the maximum power cycles of a sequential circuit," *Proceedings of the 32nd ACM/IEEE conference on Design automation, p.23-28, June 12-16, 1995, San Francisco, California, United States*

- [11] S. M. Kang, "Accurate simulation of power dissipation in VLSI circuits," *IEEE Journal of Solid-State Circuits*, vol. SC-21, no. 5, pp. 889-891, Oct. 1986.
- [12] G.Y. Yacoub and W. H. Ku, "An accurate simulation technique for short-circuit power dissipation based on current component isolation," *IEEE International Symposium on Circuits and Systems*, pp. 1157-1161, 1989.
- [13] A-C. Deng, Y-C. Shiau, and K-H. Loh, "Time domain current waveform simulation of CMOS circuits," *IEEE International Conference on Computer-Aided Design*, pp. 208- 211, Nov. 1988.
- [14] R. Tjarnstrom, "Power dissipation estimate by switch level simulation," *IEEE International Symposium on Circuits and Systems*, pp. 881-884, May 1989.
- [15] U. Jagau, "SIMCURRENT - an efficient program for the estimation of the current flow of complex CMOS circuits," *IEEE International Conference on Computer-Aided Design*, pp. 396-399, Nov. 1990.
- [16] Thomas H. Krodel, "PowerPlay-Fast Dynamic Power Estimation Based on Logic Simulation," *Proceedings of the 1991 IEEE International Conference on Computer Design on VLSI in Computer & Processors*, p.96-100, October 14-16, 1991
- [17] L. Benini, M. Favalli, P. Olivo, and B. Ricco, "A novel approach to cost-effective estimate of power dissipation in CMOS ICs," *European Design Automation Conference*, pp. 354-360, 1993.
- [18] F. Dresig, Ph. Lanches, O. Rettig, and U. G. Baitinger, "Simulation and reduction of CMOS power dissipation at logic level," *European Design Automation Conference*, pp. 341-346, 1993.
- [19] M. A. Cirit, "Estimating dynamic power consumption of CMOS circuits," *IEEE International Conference on Computer-Aided Design*, pp. 534-537, Nov. 1987.
- [20] Farid N. Najm , Michael Y. Zhang," Extreme delay sensitivity and the worst-case switching activity in VLSI circuits," *Proceedings of the 32nd ACM/IEEE conference on Design automation*, p.623-627, June 12-16, 1995, San Francisco, California, United States
- [21] José Monteiro , Srinivas Devadas, "Techniques for the power estimation of sequential logic circuits under user-specified input sequences and programs," *Proceedings of the 1995 international symposium on Low power design*, p.33-38, April 23-26, 1995, Dana Point, California, United States
- [22] F. Najm, R. Burch, P. Yang, and I. Hajj, "Probabilistic simulation for reliability analysis of CMOS VLSI circuits," *IEEE Transactions on Computer-Aided Design*, vol. 9, no. 4, pp. 439-450, April 1990 (Errata in July 1990).

- [23] Georgios I. Stamoulis , Ibrahim N. Hajj," Improved techniques for probabilistic simulation including signal correlation effects," *Proceedings of the 30th international conference on Design automation*, p.379-383, June 14-18, 1993, Dallas, Texas, United States
- [24] Chi-Ying Tsui , Massoud Pedram , Alvin M. Despain," Efficient estimation of dynamic power consumption under a real delay model," *Proceedings of the 1993 IEEE/ACM international conference on Computer-aided design*, p.224-228, November 07-11, 1993, Santa Clara, California, United States
- [25] F. Najm, "Transition density: a new measure of activity in digital circuits," *IEEE Transactions on Computer-Aided Design*, vol. 12, no. 2, pp. 310-323, February 1993.
- [26] F. Najm, "Low-pass filter for computing the transition density in digital circuits," *IEEE Transactions on Computer-Aided Design*, vol. 13, no. 9, pp. 1123-1131, September 1994.
- [27] Farid N. Najm , Shashank Goel , Ibrahim N. Hajj," Power estimation in sequential circuits," *Proceedings of the 32nd ACM/IEEE conference on Design automation*, p.635-640, June 12-16, 1995, San Francisco, California, United States
- [28] A. Ghosh , S. Devadas , K. Keutzer , J. White," Estimation of average switching activity in combinational and sequential circuits," *Proceedings of the 29th ACM/IEEE conference on Design automation*, p.253-259, June 08-12, 1992, Anaheim, California, United States
- [29] C. M. Huizer, "Power dissipation analysis of CMOS VLSI circuits by means of switch-level simulation," *IEEE European Solid State Circuits Conference*, pp. 61-64, 1990.
- [30] R. Burch, F. Najm, P. Yang, and T. Trick, "A Monte Carlo approach for power estimation," *IEEE Transactions on VLSI Systems*, vol. 1, no. 1, pp. 63-71, March 1993.
- [31] Jiing-Yuan Lin , Tai-Chien Liu , Wen-Zen Shen," A cell-based power estimation in CMOS combinational circuits," *Proceedings of the 1994 IEEE/ACM international conference on Computer-aided design*, p.304-309, November 06-10, 1994, San Jose, California, United States
- [32] Michael G. Xakellis , Farid N. Najm, "Statistical estimation of the switching activity in digital circuits," *Proceedings of the 31st annual conference on Design automation*, p.728-733, June 06-10, 1994, San Diego, California, United States
- [33] S. M. Ross, *Stochastic Processes*, New York, NY: John Wiley & Sons, 1983.
- [34] A. Papoulis, "Probability, Random Variables, and Stochastic Processes," 2nd Edition. New York, NY: McGraw-Hill Book Co., 1984.

- [35] Randal E. Bryant," Graph-based algorithms for Boolean function manipulation, " *IEEE Transactions on Computers*, v.35 n.8, p.677-691, Aug. 1986
- [36] Karl S. Brace , Richard L. Rudell , Randal E. Bryant, "Efficient implementation of a BDD package," *Proceedings of the 27th ACM/IEEE conference on Design automation*, p.40-45, June 24-27, 1990, Orlando, Florida, United States
- [37] S. Chakravarty, "On the complexity of using BDDs for the synthesis and analysis of Boolean circuits," *27th Annual Allerton Conference on Communication, Control, and Computing*, pp. 730-739, September 1989.
- [38] I. Miller and J. Freund, "Probability and Statistics for Engineers," *3rd edition. Englewood Cliffs, NJ: Prentice-Hall, Inc.*, 1985.
- [39] Bhanu Kapoor, "Improving the accuracy of circuit activity measurement," *Proceedings of the 31st annual conference on Design automation*, p.734-739, June 06-10, 1994, San Diego, California, United States
- [40] Asad A. Ismaeel , Melvin A. Breuer, "The probability of error detection in sequential circuits using random test vectors," *Journal of Electronic Testing: Theory and Applications*, v.1 n.4, p.245-256, Jan. 1991
- [41] Gary D. Hachtel , Enrico Macii , Abelardo Pardo , Fabio Somenzi, "Probabilistic analysis of large finite state machines," *Proceedings of the 31st annual conference on Design automation*, p.270-275, June 06-10, 1994, San Diego, California, United States
- [42] José Monteiro , Srinivas Devadas , Bill Lin, "A methodology for efficient estimation of switching activity in sequential logic circuits," *Proceedings of the 31st annual conference on Design automation*, p.12-17, June 06-10, 1994, San Diego, California, United States
- [43] Chi-Ying Tsui , Massoud Pedram , Alvin M. Despain, "Exact and approximate methods for calculating signal and transition probabilities in FSMs," *Proceedings of the 31st annual conference on Design automation*, p.18-23, June 06-10, 1994, San Diego, California, United States
- [44] Farid N. Najm, "Towards a high-level power estimation capability, Proceedings of the 1995 international symposium on Low power design," p.87-92, April 23-26, 1995, Dana Point, California, United States
- [45] Diana Marculescu , Radu Marculescu , Massoud Pedram," Information theoretic measures of energy consumption at register transfer level," *Proceedings of the 1995 international symposium on Low power design*, p.81-86, April 23-26, 1995, Dana Point, California, United States
- [46] Wolfgang T. Eisenmann , Helmut E. Graeb, "Fast transient power and noise estimation for VLSI circuits," *Proceedings of the 1994 IEEE/ACM international*

conference on Computer-aided design, p.252-257, November 06-10, 1994, San Jose, California, United States

[47] H. K. Sarin and A. J. McNelly, "A power modeling and characterization method for logic simulation," *IEEE Custom Integrated Circuits Conference*, pp. 363-366, May 1995.

[48] Abelardo Pardo , R. Iris Bahar , Srilatha Manne , Peter Feldmann , Gary D. Hachtel , Fabio Somenzi, "CMOS dynamic power estimation based on collapsible current source transistor modeling, Proceedings of the 1995 international symposium on Low power design," p.111-116, April 23-26, 1995, Dana Point, California, United States.

[49] Charlie X. Huang , Bill Zhang , An-Chang Deng , Burkhard Swirski, "The design and implementation of PowerMill," *Proceedings of the 1995 international symposium on Low power design, p.105-110, April 23-26, 1995, Dana Point, California, United States*

[50] Vivek Tiwari , Sharad Malik , Andrew Wolfe," Power analysis of embedded software: a first step towards software power minimization," *Proceedings of the 1994 IEEE/ACM international conference on Computer-aided design, p.384-390, November 06-10, 1994, San Jose, California, United States*

[51] Tan-Li Chou , Kaushik Roy , Sharat Prasad, "Estimation of circuit activity considering signal correlations and simultaneous switching," *Proceedings of the 1994 IEEE/ACM international conference on Computer-aided design, p.300-303, November 06-10, 1994, San Jose, California, United States*

[52] Radu Marculescu , Diana Marculescu , Massoud Pedram, "Switching activity analysis considering spatiotemporal correlations," *Proceedings of the 1994 IEEE/ACM international conference on Computer-aided design, p.294-299, November 06-10, 1994, San Jose, California, United States*

[53] Radu Marculescu , Diana Marculescu , Massoud Pedram, "Efficient power estimation for highly correlated input streams," *Proceedings of the 32nd ACM/IEEE conference on Design automation, p.628-634, June 12-16, 1995, San Francisco, California, United States*

[54] Paul E. Landman , Jan M. Rabaey, "Activity-sensitive architectural power analysis for the control path," *Proceedings of the 1995 international symposium on Low power design, p.93-98, April 23-26, 1995, Dana Point, California, United States*

[55] Paul E. Landman , Jan M. Rabaey," Architectural power analysis: the dual bit type method," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems, v.3 n.2, p.173-187, June 1995*

- [56] L. Wei, Z. Chen, K. Roy, M.C. Johnson, Y. Ye and V.K. De, “Design and optimization of dual-threshold circuits for low voltage low power applications”, *IEEE Trans. VLSI Syst.* 7 (1999), pp. 16–24.
- [57] Zhigang Hu, Alper Buyuktosunoglu, Viji Srinivasan, Victor Zyuban, Hans Jacobson, Pradip Bose, “Microarchitectural techniques for power gating of execution units”, *ISLPED '04*
- [58] Rao, R.M., Liu, F., Burns, J.L., Brown, R.B., “A heuristic to determine low leakage sleep state vectors for CMOS combinational circuits”, *ICCAD 2003*
- [59] International Technology Roadmap for Semiconductors <http://public.itrs.net>
- [60] Afshin Abdollahi, Massoud Pedram, Farzan Fallah, “Runtime Mechanisms for Leakage Current Reduction in CMOS VLSI Circuits”, *ISLPED '02*
- [61] D. H. Du, S. H. Yen, S. Ghanta, “On the general false path problem in timing analysis”, *DAC '89*
- [62] R. Bryant, “Graph-Based Algorithms for Boolean Function Manipulation”, in *IEEE Transactions on Computers*, 35(8), pp. 677-691, 1986.
- [63] Gary D. Hachtel, Fabio Somenzi, “Logic Synthesis and Verification Algorithms”, *KLUWER ACADEMIC PUBLISHERS*
- [64] Giovanni De Micheli, “Synthesis and Optimization of Digital Circuits.” ISBN 0-07-016333-2.
- [65] M.C. Johnson, D. Somasekhar, and K. Roy, “A model for leakage control by MOS transistor stacking.” *Technical Report TR-ECE 97-12, Purdue University, 1997.*
- [66] Zhanping Chen, Mark Johnson, Liqiong Wei, Kaushik Roy, “Estimation of standby leakage power in CMOS circuits considering accurate modeling of transistor stacks,” *ISLPED '98: Proceedings of the 1998 international symposium on Low power electronics and design*
- [67] IEEE Std 1481-1999 IEEE Standard for Integrated Circuit (IC) Delay and Power Calculation System
- [68] W. C. Elmore, “The Transient Response of Damped Linear Networks with Particular Regard to Wideband Amplifiers”, *Journal of Applied Physics, January 1948, Volume 19, Issue 1, pp. 55-63.*
- [69] I. Sutherland, R. Sproull, “The theory of logical effort: designing for speed on the back of an envelope”, *Advanced Research in VLSI, 1991.*
- [70] Frank Emnett and Mark Biegel, “Power Reduction Through RTL Clock Gating”, SNUG, San Jose, 2000.

- [71] Anand Raghunathan, Niraj K. Jha," An Iterative Improvement Algorithm for Low Power Data Path Synthesis", *ICCAD 1995*.
- [72] Efficient BDD Algorithms for FSM Synthesis and Verification", *IEEE/ACM Proceedings International Workshop on Logic Synthesis, Lake Tahoe, 1995*.
- [73] Naresh Maheshwari, Sachin Sapatnekar,"Efficient Retiming of Large Circuits", *IEEE Transactions on VLSI Systems, 1998*.
- [74] Soeleman, H.; Roy, K.; Paul, B,"Sub-Domino logic: ultra-low power dynamic sub-threshold digitallogic." *International Conference on Embedded Systems.2001*.
- [75] Abhijit Dharchoudhury, Rajendran Panda, David Blaauw, Ravi Vaidyanathan, Bogdan Tutuianu, David Bearden,"Design and analysis of power distribution networks in PowerPC microprocessors", Proceedings of the 35th annual conference on Design automation
- [76] Anirudh Devgan, Chandramouli Kashyap,"Block-based Static Timing Analysis with Uncertainty",Proceedings of the 2003 IEEE/ACM international conference on Computer-aided design
- [77] N. E. Evmorfopoulos, D. P. Karmpatzakis, G. I. Stamoulis," Precise identification of the worst-case voltage drop conditions in power grid verification", International conference on Computer-aided design 2006
- [78] Andrew B. Kahng, Bao Liu, Xu Xu,"Constructing Current-Based Gate Models Based on Existing Timing Library", International Symposium on Quality Electronic Design 2006
- [79] Harizi, Hedi; HauBler, Robert; Olbrich, Markus; Barke, Erich,"Efficient Modeling Techniques for Dynamic Voltage Drop Analysis", Design Automation Conference 2007
- [80] M. Favalli, L. Benini." Analysis of glitch power dissipation in CMOS ICs", international symposium on Low power design 1995
- [81] D. Rabe, W. Nebel," New approach in gate-level glitch modelling", EURO-DAC '96/EURO-VHDL '96
- [82] I. Sutherland, R. Sproull, "The theory of logical effort: designing for speed on the back of an envelope", Advanced Research in VLSI, 1991.
- [83] Stoer, Josef; Bulirsch, Roland (2002), *Introduction to Numerical Analysis* (3rd ed.), Berlin, New York: Springer-Verlag, ISBN 978-0-387-95452-3 .
- [84] Xiaodong Zhang, Xiaohai Wu, Qing Zhang, Jun Kong, Stefan Wuensche, Lifeng Wu, Bruce McGaughy,"IR Drop and Electromigration Analysis with Ultrasim Power Network Solver in the VAVO/VAEO flow.",*White Paper*.

- [85] www.synopsys.com
- [86] International technology roadmap for semiconductors, <http://public.itrs.net/>, 2002
- [87] Murley, P.C. and Srinivasan, G.R.: Soft-error Monte Carlo modeling program, SEMM, IBM journal of Researchand Development, vol. 40, no. 1 (1996) 109-118.
- [88] Yang F.L., and Saleh R.A.: Simulation and analysis of transient faults in digital circuits, IEEE Journal of Solid-State Circuits, vol. 27, no. 3 (1992) 258–264.
- [89] Zhang, M., and Shanbhag, N.R.: A soft error rate analysis (SERA) methodology,” in Proceedings of International Conference on Computer Aided Design (2004) 111–118.
- [90] Baze, M.P., Buchner, S.P., Bartholet, W.G., and Dao, T.A.: An SEU analysis approach for error propagation in digital VLSI CMOS ASICs, IEEE Transactions on Nuclear Science, vol. 42, no. 6 (1995) 1863–1869.
- [91] Cha, H., Rudnick, E.M., Patel, J.H., Iyer, R.K., and Choi, G.S.: A gate-level simulation environment for alpha-particle-induced transient faults, IEEE Transactions on Computers, vol. 45, no. 11 (1996) 1248–1256.
- [92] Dhillon , Y.S., Diril, A.U., Chatterjee, A.: Soft-error tolerance analysis and optimization of nanometer circuits, in Proceedings of Design, Automation, and Test in Europe (2005) 288–293.
- [93] Zhao, C., Bai, X., Dey, S.:A scalable soft spot analysis methodology for compound noise effects in nano-meter circuits, in Proceedings of Design Automation Conference (2004) 894-899.
- [94] Lantz, L.: Soft errors induced by alpha particles, in IEEE Transaction on Reliability, vol. 45, no. 2 (1996) 174-179.
- [95] Messenger, G.C: Collection of charge on junction nodes from ion tracks, IEEE Trans. Nucl. Sci., vol. NS-29, no. 6 (1982) 2024-2031.
- [96] T. C. May and M. H. Woods, “Alpha-Particle-Induced Soft Errors in Dynamic Memories,” IEEE Trans. Elect. Dev., 26, 2 (1979).