Afficher la notice abrégée

Integer-N Phase Locked Loop design

dc.contributor.advisorΠλέσσας, Φώτιοςel
dc.contributor.advisorΣταμούλης, Γεώργιοςel
dc.creatorΣτασινός, Έκτωρ-Ιωάννης Ε.el
dc.date.accessioned2018-11-22T10:03:13Z
dc.date.available2018-11-22T10:03:13Z
dc.date.issued2018
dc.identifier.other18354
dc.identifier.urihttp://hdl.handle.net/11615/49602
dc.language.isoelen
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internationalen
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/en
dc.subject.otherΜικροηλεκτρονικήel
dc.subject.otherΗλεκτρονικά κυκλώματαel
dc.subject.otherΤαλαντωτές, Ηλεκτρικοίel
dc.subject.otherΨηφιακά κυκλώματαel
dc.titleΣχεδιασμός Βρόγχου Κλειδωμένης Φάσης ακέραιων διαιρέσεωνel
dc.titleInteger-N Phase Locked Loop designen
dc.typebachelorThesisen
heal.recordProviderΠανεπιστήμιο Θεσσαλίας - Βιβλιοθήκη και Κέντρο Πληροφόρησηςel
heal.academicPublisherΠανεπιστήμιο Θεσσαλίας. Πολυτεχνική Σχολή. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών.el
heal.academicPublisherIDuthen
heal.fullTextAvailabilitytrueen
dc.rights.accessRightsfreeen


Fichier(s) constituant ce document

Thumbnail

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Attribution-NonCommercial-NoDerivatives 4.0 International
Excepté là où spécifié autrement, la license de ce document est décrite en tant que Attribution-NonCommercial-NoDerivatives 4.0 International